- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9673 > AD9548BCPZ (Analog Devices Inc)IC CLOCK GEN/SYNCHRONIZR 88LFCSP PDF資料下載
參數(shù)資料
| 型號： | AD9548BCPZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 86/112頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK GEN/SYNCHRONIZR 88LFCSP |
| 產(chǎn)品變化通告： | AD9548 Mask Change 20/Oct/2010 |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 類型： | 時鐘/頻率發(fā)生器，同步器 |
| PLL： | 是 |
| 主要目的： | 以太網(wǎng)，SONET/SDH，Stratum |
| 輸入： | CMOS，LVDS，LVPECL |
| 輸出： | CMOS，LVDS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:1 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 750kHz |
| 電源電壓： | 1.71 V ~ 3.465 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 88-VFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 88-LFCSP-VQ（12x12） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁當(dāng)前第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁
Data Sheet
AD9548
Rev. E | Page 75 of 112
DPLL CONFIGURATION (REGISTER 0x0300 TO REGISTER 0x031B)
Table 57. Free Running Frequency Tuning Word1
Address
Bits
Bit Name
Description
0x0300
[7:0]
Frequency
(expressed as a 48-bit
frequency tuning
word)
Free running frequency tuning word, Bits[7:0]
0x0301
[7:0]
Free running frequency tuning word, Bits[15:8]
0x0302
[7:0]
Free running frequency tuning word, Bits[23:9]
0x0303
[7:0]
Free running frequency tuning word, Bits[31:24]
0x0304
[7:0]
Free running frequency tuning word, Bits[39:32]
0x0305
[7:0]
Free running frequency tuning word, Bits[47:40]
1
The default free running tuning word is 0x000000 = 0, which equates to 0 Hz.
Table 58. Update TW
Address
Bits
Bit Name
Description
0x0306
[7:1]
Unused
[0]
Update TW
A Logic 1 written to this bit transfers the free running frequency tuning word
(Register 0300 to Register 0305) to the register imbedded in the tuning word
processing logic. Note that it is not necessary to write the update TW bit when the
device is in free-run mode. This is an autoclearing bit.
Table 59. Pull-In Range Lower Limit1
Address
Bits
Bit Name
Description
0x0307
[7:0]
Pull-in range lower
limit (expressed as a
24-bit frequency
tuning word)
Lower limit pull-in range, Bits[7:0]
0x0308
[7:0]
Lower limit pull-in range, Bits[15:8]
0x0309
[7:0]
Lower limit pull-in range, Bits[23:9]
0x030A
[7:0]
Pull-in range upper
limit (expressed as a
24-bit frequency
tuning word)
Upper limit pull-in range, Bits[7:0]
0x030B
[7:0]
Upper limit pull-in range, Bits[15:8]
0x030C
[7:0]
Upper limit pull-in range, Bits[23:9]
1
The default pull-in range lower limit is 0 and the upper range limit is 0xFFFFFF, which effectively spans the full output frequency range of the DDS.
Table 60. DDS Phase Offset1
Address
Bits
Bit Name
Description
0x030D
[7:0]
Open-loop phase
offset (expressed in
π/215 radians)
DDS phase offset, Bits[7:0]
0x030E
[7:0]
DDS phase offset, Bits[15:8]
1
The default DDS phase offset is 0.
Table 61. Fixed Closed-Loop Phase Lock Offset1
Address
Bits
Bit Name
Description
0x030F
[7:0]
Fixed phase lock
offset (expressed in
pico-seconds)
Fixed phase lock offset, Bits[7:0]
0x0310
[7:0]
Fixed phase lock offset, Bits[15:8]
0x0311
[7:0]
Fixed phase lock offset, Bits[23:16]
0x0312
[7:0]
Fixed phase lock offset, Bits[31:24]
0x0313
[7:0]
Fixed phase lock offset, Bits[39:32]
1
The default fixed closed loop phase lock offset is 0.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| V375C36M150BL3 | CONVERTER MOD DC/DC 36V 150W |
| MAX3676EHJ+ | IC CLOCK RECOVERY 32-TQFP |
| ADN2813ACPZ | IC CLK/DATA REC 1.25GBPS 48LFCSP |
| AD800-52BRZ | IC CLK\DATA RECOVERY PLL 20SOIC |
| SY87700VZH | IC CLK/DATA RECOVERY 3.3V 28SOIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9548BCPZ-REEL7 | 功能描述:IC CLOCK GEN/SYNCHRONIZR 88LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件 |
| AD9548XCPZ | 制造商:Analog Devices 功能描述: |
| AD9549 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Dual Input Network Clock Generator/Synchronizer |
| AD9549/PCBZ | 制造商:Analog Devices 功能描述:DUAL INPUT NETWORK CLOCK GEN/SYNCHRONIZER - Bulk |
| AD9549A/PCBZ | 功能描述:BOARD EVALUATION FOR AD9549A RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標(biāo)準(zhǔn)包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。