- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366235 > 62371AB (Intel Corp.) multi-function PCI device(多功能PCI設(shè)備) PDF資料下載
參數(shù)資料
| 型號(hào)： | 62371AB |
| 廠商： | Intel Corp. |
| 英文描述： | multi-function PCI device(多功能PCI設(shè)備) |
| 中文描述： | 多功能PCI設(shè)備（多功能的PCI設(shè)備） |
| 文件頁數(shù)： | 197/284頁 |
| 文件大小： | 1042K |
| 代理商： | 62371AB |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁當(dāng)前第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁
E
Line Buffer
82371AB (PIIX4)
197
4/9/97 2:23 PM PIIX4aDS
INTEL CONFIDENTIAL
(until publication date)
PRELIMINARY
A single line buffer exists for the PIIX4 Bus master IDE interface. This buffer is not shared with any other
function. The buffer is maintained in either the read state or the write state. Memory writes are typically
4-DWord bursts and invalid DWords have C/BE[3:0]#=0Fh. The line buffer allows burst data transfers to proceed
at peak transfer rates.
The Bus Master IDE Active bit in Bus Master IDE Status register is reset automatically when the controller has
transferred all data associated with a Descriptor Table (as determined by EOT bit in last PRD). The IDE Interrupt
Status bit is set when the IDE device generates an interrupt. These events may occur prior to line buffer
emptying for memory writes. If either of these conditions exist, all PCI Master non-memory read accesses to
PIIX4 are retried until all data in the line buffers has been transferred to memory.
Bus Master IDE Timings
The timing modes used for Bus Master IDE transfers are identical to those for PIO transfers. The DMA Timing
Enable Only bits in IDE Timing register can be used to program fast timing mode for DMA transactions only. This
is useful for IDE devices whose DMA transfer timings are faster that its PIO transfer timings.
The IDE device DMA request signal is sampled on same PCI clock that the IO strobe is negated. If inactive, the
DMA Acknowledge signal is negated on the next PCI clock and no more transfers take place until DMA request
is again asserted.
9.5.
“Ultra DMA/33” Synchronous DMA Operation
Ultra DMA/33 is a new physical protocol used to transfer data between an Ultra DMA/33 capable IDE controller
such as PIIX4 and one or more Ultra DMA/33 capable IDE devices. It utilizes the standard Bus Master IDE
functionality and interface to initiate and control the transfer. Ultra DMA/33 utilizes a “source synchronous”
signaling protocol to transfer data at rates up to 33 Mbytes/sec. The Ultra DMA/33 definition also incorporates a
Cyclic Redundancy Checking (CRC-16) error checking protocol. CRC-16 only has the ability for detecting errors,
not correcting them.
Signal Descriptions
The Ultra DMA/33 protocol requires no extra signal pins on the IDE connector. It does redefine a number of the
standard IDE control signals when in Ultra DMA/33 mode. These redefinitions are shown in Table 31. Read
cycles are defined as transferring data from the IDE device to PIIX4. Write cycles are defined as transferring
data from PIIX4 to IDE device.
Table 31. Ultra DMA/33 Control Signal Redefinitions
Standard IDE
Signal Definition
Ultra DMA/33 Read
Cycle Definition
Ultra DMA/33 Write
Cycle Definition
PIIX4 Primary
Channel Signal
PIIX4 Secondary
Channel Signal
DIOW#
STOP
STOP
PDIOW#
SDIOW#
DIOR#
DMARDY#
STROBE
PDIOR#
SDIOR#
IORDY
STROBE
DMARDY#
PIORDY
SIORDY
The DIOW# signal is redefined as STOP for both read and write transfers. This is always driven by PIIX4 and is
used to request that a transfer be stopped or as an acknowledgment to stop a request from IDE device.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 6259 | CONNECTOR ACCESSORY |
| 6273 | 8-BIT LATCHED DMOS POWER DRIVER |
| 6275 | 8-BIT SERIAL-INPUT, CONSTANTCURRENT LATCHED LED DRIVER |
| 6276 | 16-BIT SERIAL-INPUT, CONSTANTCURRENT LATCHED LED DRIVER |
| 6277 | 8-BIT SERIAL-INPUT, CONSTANTCURRENT LATCHED LED DRIVER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 6237201015 | 制造商:Varta 功能描述:2/3 A Series Lithium 3 V 1350 mAh With Sleeve and Wire Cylindrical Battery |
| 6237201301 | 制造商:Varta 功能描述:BATTERY LITHIUM 2/3AA PCB 3V 制造商:Varta 功能描述:BATTERY, LITHIUM, 2/3AA, PCB, 3V 制造商:Varta 功能描述:2/3 AA Lithium 3 V 1350 mAh PCB Cylindrical Battery |
| 62372091322 | 制造商:3M Electronic Products Division 功能描述:HOT MELT ADHESIVELM Q 5/8"X8" 制造商:3M Electronic Products Division 功能描述:SCOTCH-WELD HOT MELT/LOW MELT 5KG 3762M |
| 62372093302 | 制造商:3M Electronic Products Division 功能描述:HOT MELT ADHESIVE |
| 62372098301 | 制造商:3M Electronic Products Division 功能描述:HOT MELT ADHESIVE |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。