參數(shù)資料
型號: 62371AB
廠商: Intel Corp.
英文描述: multi-function PCI device(多功能PCI設(shè)備)
中文描述: 多功能PCI設(shè)備(多功能的PCI設(shè)備)
文件頁數(shù): 157/284頁
文件大?。?/td> 1042K
代理商: 62371AB
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁當(dāng)前第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁
E
8.2.
82371AB (PIIX4)
157
4/9/97 2:23 PM PIIX4aDS
INTEL CONFIDENTIAL
(until publication date)
PRELIMINARY
PCI Interface
PIIX4 incorporates a fully PCI Bus compatible master and slave interface. As a PCI master, PIIX4 runs cycles on
behalf of DMA, ISA masters, bus master IDE, or USB. As a PCI slave, PIIX4 accepts cycles initiated by PCI
masters targeted for PIIX4’s internal register set or the ISA bus. PIIX4 directly supports the PCI interface running
at either 30 or 33 MHz.
8.2.1.
TRANSACTION TERMINATION
PIIX4 supports the standard PCI cycle terminations as described in the PCI Local Bus specification.
PIIX4 as Master—Master-Initiated Termination:
PIIX4 supports three forms of master-initiated termination: 1.)
Normal termination of a completed transaction, 2.) Normal termination of an incomplete transaction due to time-
out (applies to line buffer operations-IDE Bus Master, 3.) Abnormal termination due to the slave not responding
to the transaction (Abort).
PIIX4 as a Master—Response to Target-Initiated Termination:
As a master, PIIX4 responds correctly to the
standard target-terminations—Target-Abort, Retry, or Disconnect.
PIIX4 as a Target—Target-Initiated Termination:
PIIX4 supports three forms of Target-initiated Termination—
Disconnect, Retry, Target Abort.
8.2.2.
PARITY SUPPORT
As a master, PIIX4 generates address parity for read/write cycles and data parity when PIIX4 is providing the
data. As a slave, PIIX4 generates data parity for read cycles. PIIX4 does not check parity and does not generate
SERR# due to an address parity error. However, PIIX4 does generate an NMI when another PCI device asserts
SERR# (if enabled).
PAR is the calculated parity signal. PAR is even parity and is calculated on 36 bits—AD[31:0] signals plus
C/BE[3:0]#. PAR is always calculated on 36 bits, regardless of the valid byte enables. PAR is only guaranteed to
be valid one PCI clock after the corresponding address or data phase.
8.2.3.
PCI ARBITRATION
PIIX4 requests the use of the PCI Bus on behalf of ISA devices (bus masters and DMA), IDE DMA slave
devices, and the USB Host Controller using the PHOLD# and PHLDA# signals. These signals connect to the
Host-to-PCI Bridge where the PCI arbiter is located.
ISA devices (Bus Master or DMA) assert DREQ to gain access to the ISA Bus. In response, PIIX4 asserts
PHOLD#. PIIX4 keeps DACK negated until PIIX4 has ownership of the PCI Bus and Memory. The PCI arbiter
asserts PHLDA# to PIIX4 when the above conditions are met. PIIX4 gives ownership of the ISA Bus (PCI and
Memory) to the ISA device after sampling PHLDA# asserted.
The USB Host Controller utilizes the arbitration advantage available through the PHOLD#/PHLDA# protocol to
do multiple transactions on the PCI bus once it has the ownership of the bus and the MLT count has not expired.
The USBHC relinquishes the bus ownership as soon as the transactions are completed or the MLT counter has
expired, whichever happens first.
PIIX4 uses the delay transaction (or delay completion) and passive release features to help raise the available
bandwidth of the PCI bus.
相關(guān)PDF資料
PDF描述
6259 CONNECTOR ACCESSORY
6273 8-BIT LATCHED DMOS POWER DRIVER
6275 8-BIT SERIAL-INPUT, CONSTANTCURRENT LATCHED LED DRIVER
6276 16-BIT SERIAL-INPUT, CONSTANTCURRENT LATCHED LED DRIVER
6277 8-BIT SERIAL-INPUT, CONSTANTCURRENT LATCHED LED DRIVER
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
6237201015 制造商:Varta 功能描述:2/3 A Series Lithium 3 V 1350 mAh With Sleeve and Wire Cylindrical Battery
6237201301 制造商:Varta 功能描述:BATTERY LITHIUM 2/3AA PCB 3V 制造商:Varta 功能描述:BATTERY, LITHIUM, 2/3AA, PCB, 3V 制造商:Varta 功能描述:2/3 AA Lithium 3 V 1350 mAh PCB Cylindrical Battery
62372091322 制造商:3M Electronic Products Division 功能描述:HOT MELT ADHESIVELM Q 5/8"X8" 制造商:3M Electronic Products Division 功能描述:SCOTCH-WELD HOT MELT/LOW MELT 5KG 3762M
62372093302 制造商:3M Electronic Products Division 功能描述:HOT MELT ADHESIVE
62372098301 制造商:3M Electronic Products Division 功能描述:HOT MELT ADHESIVE