- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄208011 > 5962-9162303MXC (TEXAS INSTRUMENTS INC) GRAPHICS PROCESSOR, CPGA145 PDF資料下載
參數(shù)資料
| 型號： | 5962-9162303MXC |
| 廠商： | TEXAS INSTRUMENTS INC |
| 元件分類： | 圖形處理器 |
| 英文描述： | GRAPHICS PROCESSOR, CPGA145 |
| 封裝： | CERAMIC, PGA-145 |
| 文件頁數(shù)： | 75/98頁 |
| 文件大?。?/td> | 1546K |
| 代理商： | 5962-9162303MXC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁當前第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁
SMJ34020A
GRAPHICS SYSTEM PROCESSOR
SGUS011D -- APRIL 1991 -- REVISED SEPTEMBER 2004
77
POST OFFICE BOX 1443
HOUSTON, TEXAS 77251--1443
host-interface-cycle timing (block-read cycle) (see Notes 5 and 9 and Figure 45)
NO
34020A-32
34020A-40
UNIT
NO.
MIN
MAX
MIN
MAX
UNIT
26
tw(RDH)
Pulse duration, HREAD high
28
25
ns
30
tw(RDL)
Pulse duration, HREAD low
18
15
ns
37
tsu(RDH-CK2L)
Setup time, HREAD high to LCLK2 no longer high,
prefetch read mode
30
25
ns
39
td(CK1H-RYH)
Delay time, LCLK1 no longer low to HRDY high
tQ+20
tQ+18
ns
40
td(RDH-RYL)
Delay time, HREAD or HCS high to HRDY low
20
18
ns
41
td(CK2L-STL)
Delay time, LCLK2 no longer high to HDST low
tQ+15+s
tQ+13.5+ s
ns
42
td(CK1L-STH)
Delay time, LCLK1 no longer high to HDST high
tQ+15
tQ+13.5
ns
43
tsu(STL-RYH)
Setup time, HDST low to HRDY no longer low
tQ--15
tQ--13.5
ns
44
td(RYH-STH)
Delay time, HRDY no longer low to HDST high
2tQ+15
2tQ+13.5
ns
45
td(RDL-RYH)
Delay time, HREAD or HCS low to HRDY high after
prefetch
25
20
ns
50
th(STH-CTV)
Hold time, CAS,TR/QE, DDIN valid after HDST high
-- 2
ns
Setup time to ensure recognition of input on this clock edge. When the SMJ34020A is set for block reads, the deassertion of HREAD is used
to request a local memory cycle at the next sequential address location.
NOTES: 5. s =tQ if using the clock stretch;
s = 0 otherwise
9. Although HCS, HREAD, and HWRITE can be totally asynchronous to the SMJ34020A, cycle responses to the signals are
determined by local memory cycles.
HDST
HRDY
HREAD
HCS
LCLK2
LCLK1
43
40
37
42
26
39
Q4
Q1
Q2
Q3
Q4
Q1
Q2
Q3
Q4
Q1
Q2
Q3
Q4
45
41
44
40
26
37
30
See clock stretch, page 21.
CAS
TR/QE
DDIN
50
Figure 45. Host-Interface-Cycle Timing (Block-Read Cycle)
相關PDF資料 |
PDF描述 |
|---|---|
| 5962H9215308QUX | 32K X 8 STANDARD SRAM, 40 ns, DFP36 |
| 5962H9215306VMX | 32K X 8 STANDARD SRAM, 60 ns, CDIP28 |
| 5962-9309104HYX | 512K X 8 EEPROM 5V MODULE, 200 ns, CDIP32 |
| 5962-9458503H6X | 128K X 32 EEPROM 5V MODULE, 200 ns, CPGA66 |
| 5962-9461115HTX | 512K X 32 MULTI DEVICE SRAM MODULE, 20 ns, CPGA66 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| 5962-9162304MYA | 制造商:Texas Instruments 功能描述:2ND GENERATION GRAPHICS SIGNAL PROCESSOR - Rail/Tube |
| 5962-9162501HXA | 制造商:International Rectifier 功能描述:DC/DC CONVERTER, CLASS H - Rail/Tube |
| 5962-9162501HZA | 制造商:International Rectifier 功能描述:DC/DC CONVERTER, FLANGED, CLASS H - Rail/Tube |
| 5962-9162502HXA | 制造商:International Rectifier 功能描述:DC/DC CONVERTER, CLASS H, SLAVE - Rail/Tube |
| 5962-9162502HZA | 制造商:International Rectifier 功能描述:DC/DC CONVERTER, FLANGED, CLASS H, SLAVE - Rail/Tube |
發(fā)布緊急采購，3分鐘左右您將得到回復。