- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄206198 > XQV300-4BGG352N (XILINX INC) FPGA, 1536 CLBS, 322970 GATES, PBGA352 PDF資料下載
參數(shù)資料
| 型號(hào)： | XQV300-4BGG352N |
| 廠商： | XILINX INC |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 1536 CLBS, 322970 GATES, PBGA352 |
| 封裝： | PLASTIC, BGA-352 |
| 文件頁數(shù)： | 3/31頁 |
| 文件大?。?/td> | 253K |
| 代理商： | XQV300-4BGG352N |
第1頁第2頁當(dāng)前第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁
QPro Virtex 2.5V QML High-Reliability FPGAs
DS002 (v1.5) December 5, 2001
Preliminary Product Specification
1-800-255-7778
R
CLB Arithmetic Switching Characteristics
Setup times not listed explicitly can be approximated by decreasing the combinatorial delays by the setup time adjustment
listed. Precise values are provided by the timing analyzer.
Symbol
Description
Speed Grade
Units
-4
Min
Max
Combinatorial Delays
TOPX
F operand inputs to X via XOR
-
1.0
ns
TOPXB
F operand input to XB output
-
1.4
ns
TOPY
F operand input to Y via XOR
-
2.0
ns
TOPYB
F operand input to YB output
-
2.0
ns
TOPCYF
F operand input to COUT output
-
1.5
ns
TOPGY
G operand inputs to Y via XOR
-
1.2
ns
TOPGYB
G operand input to YB output
-
2.1
ns
TOPCYG
G operand input to COUT output
-
1.6
ns
TBXCY
BX initialization input to COUT
-
1.1
ns
TCINX
CIN input to X output via XOR
-
0.6
ns
TCINXB
CIN input to XB
-
0.1
ns
TCINY
CIN input to Y via XOR
-
0.6
ns
TCINYB
CIN input to YB
-
0.6
ns
TBYP
CIN input to COUT output
-
0.2
ns
Multiplier Operation
TFANDXB
F1/2 operand inputs to XB output via AND
-
0.5
ns
TFANDYB
F1/2 operand inputs to YB output via AND
-
1.1
ns
TFANDCY
F1/2 operand inputs to COUT output via AND
-
0.6
ns
TGANDYB
G1/2 operand inputs to YB output via AND
-
0.7
ns
TGANDCY
G1/2 operand inputs to COUT output via AND
-
0.2
ns
Setup and Hold Times before/after Clock CLK
Setup Time / Hold Time
TCCKX/TCKCX
CIN input to FFX
1.3 / 0
-
ns
TCCKY/TCKCY
CIN input to FFY
1.4 / 0
-
ns
Notes:
1.
A Zero “0” Hold Time listing indicates no hold time or a negative hold time. Negative values can not be guaranteed “best-case”, but if
a “0” is listed, there is no positive hold time.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XR17D154CV | UNIVERSAL (3.3V AND 5V) PCI BUS QUAD UART |
| XR17D154IV | UNIVERSAL (3.3V AND 5V) PCI BUS QUAD UART |
| XR17D154 | UNIVERSAL (3.3V AND 5V) PCI BUS QUAD UART |
| XRD8785 | CMOS 8-Bit High Speed Analog-to-Digital Converter |
| XRT7250IQ100 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XQV600 | 制造商:XILINX 制造商全稱:XILINX 功能描述:Military 4Mbit ISP Configuration Flash PROM |
| XQVR1000 | 制造商:XILINX 制造商全稱:XILINX 功能描述:QPro Virtex 2.5V Radiation Hardened FPGAs |
| XQVR1000-4CG560M | 制造商:XILINX 制造商全稱:XILINX 功能描述:QPro Virtex 2.5V Radiation Hardened FPGAs |
| XQVR1000-4CG560V | 制造商:XILINX 制造商全稱:XILINX 功能描述:QPro Virtex 2.5V Radiation Hardened FPGAs |
| XQVR300 | 制造商:XILINX 制造商全稱:XILINX 功能描述:QPro Virtex 2.5V Radiation Hardened FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。