- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄206198 > XQV300-4BGG352N (XILINX INC) FPGA, 1536 CLBS, 322970 GATES, PBGA352 PDF資料下載
參數(shù)資料
| 型號： | XQV300-4BGG352N |
| 廠商： | XILINX INC |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 1536 CLBS, 322970 GATES, PBGA352 |
| 封裝： | PLASTIC, BGA-352 |
| 文件頁數(shù)： | 29/31頁 |
| 文件大?。?/td> | 253K |
| 代理商： | XQV300-4BGG352N |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當(dāng)前第29頁第30頁第31頁
QPro Virtex 2.5V QML High-Reliability FPGAs
DS002 (v1.5) December 5, 2001
Preliminary Product Specification
1-800-255-7778
R
IOB Output Switching Characteristics
Output delays terminating at a pad are specified for LVTTL with 12 mA drive and fast slew rate. For other standards, adjust
the delays with the values shown in "IOB Output Switching Characteristics Standard Adjustments" on page 8.
Symbol
Description
Speed Grade
Units
-4
Min
Max
Propagation Delays
TIOOP
O input to pad
-
3.5
ns
TIOOLP
O input to pad via transparent latch
-
4.0
ns
3-State Delays
TIOTHZ
T input to pad high-impedance(1)
-2.4
ns
TIOTON
T input to valid data on pad
-
3.7
ns
TIOTLPHZ
T input to pad high-impedance via transparent latch(1)
-3.0
ns
TIOTLPON
T input to valid data on pad via transparent latch
-
4.2
ns
TGTS
GTS to pad high-impedance(1)
-6.3
ns
Sequential Delays
TIOCKP
Clock CLK to pad
-
3.5
ns
TIOCKHZ
Clock CLK to pad high-impedance (synchronous)(1)
-2.9
ns
TIOCKON
Clock CLK to valid data on pad (synchronous)
-
4.1
ns
Setup and Hold Times before/after Clock CLK
Setup Time / Hold Time(2)
TIOOCK/TIOCKO
O input
1.3 / 0
-
ns
TIOOCECK/TIOCKOCE
OCE input
1.0 / 0
-
ns
TIOSRCKO/TIOCKOSR
SR input (OFF)
1.4 / 0
-
ns
TIOTCK/TIOCKT
3-state setup times, T input
0.9 / 0
-
ns
TIOTCECK/TIOCKTCE
3-state setup times, TCE input
1.1 / 0
-
ns
TIOSRCKT/TIOCKTSR
3-state setup times, SR input (TFF)
1.3 / 0
-
ns
Set/Reset Delays
TIOSRP
SR input to pad (asynchronous)
4.6
-
ns
TIOSRHZ
SR input to pad high-impedance (asynchronous)(1)
3.9
-
ns
TIOSRON
SR input to valid data on pad (asynchronous)
5.1
-
ns
Notes:
1.
High-impedance turn-off delays should not be adjusted.
2.
A Zero “0” Hold Time listing indicates no hold time or a negative hold time. Negative values can not be guaranteed “best-case”, but
if a “0” is listed, there is no positive hold time.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XR17D154CV | UNIVERSAL (3.3V AND 5V) PCI BUS QUAD UART |
| XR17D154IV | UNIVERSAL (3.3V AND 5V) PCI BUS QUAD UART |
| XR17D154 | UNIVERSAL (3.3V AND 5V) PCI BUS QUAD UART |
| XRD8785 | CMOS 8-Bit High Speed Analog-to-Digital Converter |
| XRT7250IQ100 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XQV600 | 制造商:XILINX 制造商全稱:XILINX 功能描述:Military 4Mbit ISP Configuration Flash PROM |
| XQVR1000 | 制造商:XILINX 制造商全稱:XILINX 功能描述:QPro Virtex 2.5V Radiation Hardened FPGAs |
| XQVR1000-4CG560M | 制造商:XILINX 制造商全稱:XILINX 功能描述:QPro Virtex 2.5V Radiation Hardened FPGAs |
| XQVR1000-4CG560V | 制造商:XILINX 制造商全稱:XILINX 功能描述:QPro Virtex 2.5V Radiation Hardened FPGAs |
| XQVR300 | 制造商:XILINX 制造商全稱:XILINX 功能描述:QPro Virtex 2.5V Radiation Hardened FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。