- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄206198 > XQV300-4BGG352N (XILINX INC) FPGA, 1536 CLBS, 322970 GATES, PBGA352 PDF資料下載
參數(shù)資料
| 型號： | XQV300-4BGG352N |
| 廠商： | XILINX INC |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 1536 CLBS, 322970 GATES, PBGA352 |
| 封裝： | PLASTIC, BGA-352 |
| 文件頁數(shù)： | 2/31頁 |
| 文件大?。?/td> | 253K |
| 代理商： | XQV300-4BGG352N |
第1頁當(dāng)前第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁
QPro Virtex 2.5V QML High-Reliability FPGAs
10
DS002 (v1.5) December 5, 2001
1-800-255-7778
Preliminary Product Specification
R
CLB Switching Characteristics
Delays originating at F/G inputs vary slightly according to the input used. The values listed below are worst-case. Precise
values are provided by the timing analyzer.
Symbol
Description
Speed Grade
Units
-4
Min
Max
Combinatorial Delays
TILO
4-input function: F/G inputs to X/Y outputs
-
0.8
ns
TIF5
5-input function: F/G inputs to F5 output
-
0.9
ns
TIF5X
5-input function: F/G inputs to X output
-
1.0
ns
TIF6Y
6-input function: F/G inputs to Y output via F6 MUX
-
1.2
ns
TF5INY
6-input function: F5IN input to Y output
-
0.5
ns
TIFNCTL
Incremental delay routing through transparent latch to XQ/YQ outputs
-
0.8
ns
TBYYB
BY input to YB output
-
0.7
ns
Sequential Delays
TCKO
FF clock CLK to XQ/YQ outputs
-
1.4
ns
TCKLO
Latch clock CLK to XQ/YQ outputs
-
1.6
ns
Setup and Hold Times before/after Clock CLK
Setup Time / Hold Time
TICK/TCKI
4-input function: F/G Inputs
1.5 / 0
-
ns
TIF5CK/TCKIF5
5-input function: F/G inputs
1.7 / 0
-
ns
TF5INCK/TCKF5IN
6-input function: F5IN input
1.2 / 0
-
ns
TIF6CK/TCKIF6
6-input function: F/G inputs via F6 MUX
1.9 / 0
-
ns
TDICK/TCKDI
BX/BY inputs
0.8 / 0
-
ns
TCECK/TCKCE
CE input
1.0 / 0
-
ns
TRCKTCKR
SR/BY inputs (synchronous)
0.9 / 0
-
ns
Clock CLK
TCH
Minimum pulse width, High
2.0
-
ns
TCL
Minimum pulse width, Low
2.0
-
ns
Set/Reset
TRPW
Minimum pulse width, SR/BY inputs
3.3
-
ns
TRQ
Delay from SR/BY inputs to XQ/YQ outputs (asynchronous)
-
1.4
ns
TIOGSRQ
Delay from GSR to XQ/YQ outputs
-
12.5
ns
Notes:
1.
A Zero “0” Hold Time listing indicates no hold time or a negative hold time. Negative values can not be guaranteed “best-case”, but
if a “0” is listed, there is no positive hold time.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XR17D154CV | UNIVERSAL (3.3V AND 5V) PCI BUS QUAD UART |
| XR17D154IV | UNIVERSAL (3.3V AND 5V) PCI BUS QUAD UART |
| XR17D154 | UNIVERSAL (3.3V AND 5V) PCI BUS QUAD UART |
| XRD8785 | CMOS 8-Bit High Speed Analog-to-Digital Converter |
| XRT7250IQ100 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XQV600 | 制造商:XILINX 制造商全稱:XILINX 功能描述:Military 4Mbit ISP Configuration Flash PROM |
| XQVR1000 | 制造商:XILINX 制造商全稱:XILINX 功能描述:QPro Virtex 2.5V Radiation Hardened FPGAs |
| XQVR1000-4CG560M | 制造商:XILINX 制造商全稱:XILINX 功能描述:QPro Virtex 2.5V Radiation Hardened FPGAs |
| XQVR1000-4CG560V | 制造商:XILINX 制造商全稱:XILINX 功能描述:QPro Virtex 2.5V Radiation Hardened FPGAs |
| XQVR300 | 制造商:XILINX 制造商全稱:XILINX 功能描述:QPro Virtex 2.5V Radiation Hardened FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。