參數(shù)資料
型號: TSB42AB4PGE
廠商: Texas Instruments, Inc.
英文描述: IEEE 1394 A CONSUMER ELECTRONICS LINK LAYER CONTROLLER
中文描述: 1394消費(fèi)電子產(chǎn)品鏈路層控制器
文件頁數(shù): 87/183頁
文件大小: 798K
代理商: TSB42AB4PGE
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁當(dāng)前第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁
522
data into ceLynx. ceLynx is responsible for smoothing the incoming data so that the receive buffer, which
has a depth much less than a frame, does not overflow. It is assumed that at the receive node data is read
out of the receive buffer at a constant rate. The actual rate is determined by the frame frequency. The frame
frequency is determined by a PLL driven by the DV_Frame_Out signal of ceLynx.
Specification 61883-2 defines that either a packet of data (480 bytes for NTSC) or an empty packet must
be sent every ISO cycle. To reduce the speed at which data is sent to the receive buffer, empty packets are
evenly distributed throughout the frame.
Transmit Delay Time Td
1
2
3
4
5
Td
Td
Frame Pulse
DV Packets
From a Burst
Codec
DV Packets
From a HDD
Assumed to be
Constant Regulated by
Water Marks
DV Stream That
Is Delayed by the
Transmit Time Counter
But Without
Smoothing
DV Stream That
Is Smoothed. The Input
Could Be Either of the
Streams Shown Above
When an ISO cycle occurs during this gap an empty packet will be inserted.
It is possible for up to two empty packets to occur during this gap.
Figure 524. DV Smoothing
ceLynx determines the number of empty packets to insert automatically by counting the length of the DV
frame. The DV frame is based on a 29.97 Hz clock which has a required accuracy of 1%. The DV frame can
be as long as 33.704 ms and as short as 33.036 ms. The number of empty packets inserted into the stream
can range from 14.2 to 19.6. Table 519 shows the relationship between the frame length and the number
of insertion packets automatically insert into the stream. The extra empty packets are inserted during the
transmit delay time as previously described.
Table 519. Automatic Empty Packets Relative to Frame Length, NTSC Only
MAX FRAME
(
μ
s)
MIN FRAME
(
μ
s)
AVERAGE
NUMBER
AUTOMATIC
EMPTY PACKETS
INSERTED
33700
33650
19
< 33650
33525
18
< 33525
33400
17
< 33400
33275
16
相關(guān)PDF資料
PDF描述
TSB43AA82A1 1394 integrated PHY and link layer controller(1394集成PHY和鏈路層控制器)
TSB81BA3I IEEE 1394b THREE-PORT CABLE TRANSCEIVER/ARBITER
TSE-0155-32S-P1-3 SINGLE MODE SINGLE FIBER TRANSCEIVER
TSL230 PROGRAMMABLE LIGHT-TO-FREQUENCY CONVERTERS
TSL235(中文) Programmable Light-To-Frequency Converter(光頻轉(zhuǎn)換器)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TSB42AC3 制造商:TI 制造商全稱:Texas Instruments 功能描述:General purpose link layer ideal for a wide-range of applications
TSB42AC3IPZT 制造商:TI 制造商全稱:Texas Instruments 功能描述:General purpose link layer ideal for a wide-range of applications
TSB42AC3PZT 功能描述:1394 接口集成電路 High Perf 1394-1995 Link Layer RoHS:否 制造商:Texas Instruments 類型:Link Layer Controller 工作電源電壓: 封裝 / 箱體:LQFP 封裝:Tray
TSB42AC3PZTG4 功能描述:1394 接口集成電路 High Perf 1394-1995 Link Layer RoHS:否 制造商:Texas Instruments 類型:Link Layer Controller 工作電源電壓: 封裝 / 箱體:LQFP 封裝:Tray
TSB432 制造商:Ssac 功能描述: