- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄377000 > DSP56367UM (飛思卡爾半導(dǎo)體(中國(guó))有限公司) 24-Bit Audio Digital Signal Processor PDF資料下載
參數(shù)資料
| 型號(hào)： | DSP56367UM |
| 廠(chǎng)商： | 飛思卡爾半導(dǎo)體(中國(guó))有限公司 |
| 元件分類(lèi)： | 數(shù)字信號(hào)處理 |
| 英文描述： | 24-Bit Audio Digital Signal Processor |
| 中文描述： | 24位音頻數(shù)字信號(hào)處理器 |
| 文件頁(yè)數(shù)： | 66/100頁(yè) |
| 文件大?。?/td> | 1039K |
| 代理商： | DSP56367UM |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)當(dāng)前第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)
Serial Host Interface (SHI) I
2
C Protocol Timing
DSP56367 Technical Data, Rev. 2.1
3-42
Freescale Semiconductor
Figure 3-30 SPI Slave Timing (CPHA = 1)
3.13
Serial Host Interface (SHI) I
2
C Protocol Timing
Table 3-17 SHI I
2
C Protocol Timing
Standard I
2
C
No.
Characteristics
1, 2, 3
Symbol/
Expression
Standard
4, 5
Fast-Mode
5, 6
Unit
Min
Max
Min
Max
Tolerable spike width on SCL or SDA
Filters bypassed
Narrow filters enabled
Wide filters enabled
—
—
—
—
0
50
100
—
—
—
0
50
100
ns
171 SCL clock frequency
F
SCL
—
100
—
400
kHz
171 SCL clock cycle
T
SCL
10
—
2.5
—
μ
s
172 Bus free time
T
BUF
4.7
—
1.3
—
μ
s
173 Start condition set-up time
T
SU;STA
4.7
—
0.6
—
μ
s
174 Start condition hold time
T
HD;STA
4.0
—
0.6
—
μ
s
SS
(Input)
SCK (CPOL = 0)
(Input)
SCK (CPOL = 1)
(Input)
MISO
(Output)
MOSI
(Input)
MSB
LSB
MSB
Valid
LSB
Valid
HREQ
(Output)
141
142
143
144
144
144
144
143
142
150
152
148
149
158
153
151
148
147
146
152
149
157
AA0274
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP56600 | Implementing Viterbi Decoders Using the VSL Instruction on DSP Families |
| DSP56852E | 16-bit Digital Signal Controllers |
| DSP56852VFE | 16-bit Digital Signal Controllers |
| DSP56853E | 16-bit Digital Signal Controllers |
| DSP56853FG120 | 16-bit Digital Signal Controllers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56371 | 制造商:MOTOROLA 制造商全稱(chēng):Motorola, Inc 功能描述:high density CMOS device |
| DSP56371AF180 | 制造商:Freescale Semiconductor 功能描述: |
| DSP56371D | 制造商:MOTOROLA 制造商全稱(chēng):Motorola, Inc 功能描述:high density CMOS device |
| DSP56371UM | 制造商:MOTOROLA 制造商全稱(chēng):Motorola, Inc 功能描述:DSP56371UM |
| DSP56374 | 制造商:MOTOROLA 制造商全稱(chēng):Motorola, Inc 功能描述:high density CMOS device with 3.3 V inputs and outputs |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。