- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377000 > DSP56367UM (飛思卡爾半導體(中國)有限公司) 24-Bit Audio Digital Signal Processor PDF資料下載
參數(shù)資料
| 型號： | DSP56367UM |
| 廠商： | 飛思卡爾半導體(中國)有限公司 |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | 24-Bit Audio Digital Signal Processor |
| 中文描述： | 24位音頻數(shù)字信號處理器 |
| 文件頁數(shù)： | 62/100頁 |
| 文件大小： | 1039K |
| 代理商： | DSP56367UM |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁當前第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁
Serial Host Interface SPI Protocol Timing
DSP56367 Technical Data, Rev. 2.1
3-38
Freescale Semiconductor
144
Serial clock rise/fall time
Master
Slave
—
—
—
—
—
—
10
2000
ns
146
SS assertion to first SCK edge
CPHA = 0
Slave
Bypassed
Narrow
Wide
3.5
×
T
C
+ 15
0
0
38.5
0
0
—
—
—
ns
CPHA = 1
Slave
Bypassed
Narrow
Wide
10
0
0
10
0
0
—
—
—
ns
147
Last SCK edge to SS not asserted
Slave
Bypassed
Narrow
Wide
12
102
189
12
102
189
—
—
—
ns
148
Data input valid to SCK edge (data input
set-up time)
Master/
Slave
Bypassed
Narrow
Wide
0
MAX{(20-T
C
), 0}
MAX{(40-T
C
), 0}
0
13.3
33.3
—
—
—
ns
149
SCK last sampling edge to data input not
valid
Master/
Slave
Bypassed
Narrow
Wide
2.5
×
T
C
+ 10
2.5
×
T
C
+ 30
2.5
×
T
C
+ 50
26.8
46.8
66.8
—
—
—
ns
150
SS assertion to data out active
Slave
—
2
2
—
ns
151
SS deassertion to data high impedance
3
Slave
—
9
—
9
ns
152
SCK edge to data out valid (data out delay
time)
Master/
Slave
Bypassed
Narrow
Wide
2
×
T
C
+ 33
2
×
T
C
+ 123
2
×
T
C
+ 210
—
—
—
46.4
136.4
223.4
ns
153
SCK edge to data out not valid (data out
hold time)
Master/
Slave
Bypassed
Narrow
Wide
T
C
+ 5
T
C
+ 55
T
C
+ 106
11.7
61.7
112.7
—
—
—
ns
154
SS assertion to data out valid (CPHA = 0)
Slave
—
T
C
+ 33
—
39.7
ns
157
First SCK sampling edge to HREQ output
deassertion
Slave
Bypassed
Narrow
Wide
2.5
×
T
C
+ 30
2.5
×
T
C
+ 120
2.5
×
T
C
+ 217
—
—
—
46.8
136.8
233.8
ns
158
Last SCK sampling edge to HREQ output
not deasserted (CPHA = 1)
Slave
Bypassed
Narrow
Wide
2.5
×
T
C
+ 30
2.5
×
T
C
+ 80
2.5
×
T
C
+ 136
46.8
96.8
152.8
—
—
—
ns
159
SS deassertion to HREQ output not
deasserted (CPHA = 0)
Slave
—
2.5
×
T
C
+ 30
46.8
—
ns
Table 3-16 Serial Host Interface SPI Protocol Timing (continued)
No.
Characteristics
1
Mode
Filter
Mode
Expression
2
Min
Max
Unit
相關PDF資料 |
PDF描述 |
|---|---|
| DSP56600 | Implementing Viterbi Decoders Using the VSL Instruction on DSP Families |
| DSP56852E | 16-bit Digital Signal Controllers |
| DSP56852VFE | 16-bit Digital Signal Controllers |
| DSP56853E | 16-bit Digital Signal Controllers |
| DSP56853FG120 | 16-bit Digital Signal Controllers |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56371 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:high density CMOS device |
| DSP56371AF180 | 制造商:Freescale Semiconductor 功能描述: |
| DSP56371D | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:high density CMOS device |
| DSP56371UM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:DSP56371UM |
| DSP56374 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:high density CMOS device with 3.3 V inputs and outputs |
發(fā)布緊急采購，3分鐘左右您將得到回復。