- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377000 > DSP56367UM (飛思卡爾半導(dǎo)體(中國(guó))有限公司) 24-Bit Audio Digital Signal Processor PDF資料下載
參數(shù)資料
| 型號(hào)： | DSP56367UM |
| 廠商： | 飛思卡爾半導(dǎo)體(中國(guó))有限公司 |
| 元件分類： | 數(shù)字信號(hào)處理 |
| 英文描述： | 24-Bit Audio Digital Signal Processor |
| 中文描述： | 24位音頻數(shù)字信號(hào)處理器 |
| 文件頁(yè)數(shù)： | 45/100頁(yè) |
| 文件大?。?/td> | 1039K |
| 代理商： | DSP56367UM |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)當(dāng)前第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)
External Memory Expansion Port (Port A)
DSP56367 Technical Data, Rev. 2.1
Freescale Semiconductor
3-21
Figure 3-14 DRAM Out-of-Page Wait States Selection Guide
Table 3-11 DRAM Out-of-Page and Refresh Timings, Four Wait States
1, 2
No.
Characteristics
Symbol
Expression
20 MHz
3
30 MHz
3
Unit
Min
Max
Min
Max
157
Random read or write cycle time
t
RC
5
×
T
C
250.0
—
166.7
—
ns
158
RAS assertion to data valid (read)
t
RAC
2.75
×
T
C
7.5
—
130.0
—
84.2
ns
159
CAS assertion to data valid (read)
t
CAC
1.25
×
T
C
7.5
—
55.0
—
34.2
ns
160
Column address valid to data valid (read)
t
AA
1.5
×
T
C
7.5
—
67.5
—
42.5
ns
161
CAS deassertion to data not valid (read hold
time)
t
OFF
0.0
—
0.0
—
ns
162
RAS deassertion to RAS assertion
t
RP
1.75
×
T
C
4.0
83.5
—
54.3
—
ns
163
RAS assertion pulse width
t
RAS
3.25
×
T
C
4.0
158.5
—
104.3
—
ns
164
CAS assertion to RAS deassertion
t
RSH
1.75
×
T
C
4.0
83.5
—
54.3
—
ns
Chip Frequency
(MHz)
DRAM Type
(t
RAC
ns)
100
80
70
50
66
80
100
4 Wait States
8 Wait States
11 Wait States
15 Wait States
Note: This figure should be use for primary selection. For exact
and detailed timings see the following tables.
60
40
AA0475
120
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP56600 | Implementing Viterbi Decoders Using the VSL Instruction on DSP Families |
| DSP56852E | 16-bit Digital Signal Controllers |
| DSP56852VFE | 16-bit Digital Signal Controllers |
| DSP56853E | 16-bit Digital Signal Controllers |
| DSP56853FG120 | 16-bit Digital Signal Controllers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56371 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:high density CMOS device |
| DSP56371AF180 | 制造商:Freescale Semiconductor 功能描述: |
| DSP56371D | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:high density CMOS device |
| DSP56371UM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:DSP56371UM |
| DSP56374 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:high density CMOS device with 3.3 V inputs and outputs |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。