- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1899 > ADMC401BSTZ (Analog Devices Inc)IC DSP 8CH 12BIT MOTCTRL 144LQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | ADMC401BSTZ |
| 廠商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 55/60頁(yè) |
| 文件大小： | 0K |
| 描述： | IC DSP 8CH 12BIT MOTCTRL 144LQFP |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | 電機(jī)控制 |
| 類型： | 定點(diǎn) |
| 接口： | 串行端口 |
| 時(shí)鐘速率： | 26MHz |
| 非易失內(nèi)存： | ROM（6 kB） |
| 芯片上RAM： | 8kB |
| 電壓 - 輸入/輸出： | 5.00V |
| 電壓 - 核心： | 5.00V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 144-LQFP |
| 供應(yīng)商設(shè)備封裝： | 144-LQFP（20x20） |
| 包裝： | 托盤 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)當(dāng)前第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)
ADMC401
–59–
REV. B
SPORT1_SCLKDIV (R/W)
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
DM (0x3FF1)
SPORT1_RFSDIV (R/W)
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
DM (0x3FF0)
RBUF
RECEIVE AUTOBUFFER ENABLE
TBUF
TRANSMIT AUTOBUFFER ENABLE
RMREG
RECEIVE M REGISTER
RIREG
RECEIVE I REGISTER
TMREG
TRANSMIT M REGISTER
TIREG
TRANSMIT I REGISTER
XTALDELAY
4096 CYCLE DELAY ENABLE
1 = DELAY, 0 = NO DELAY
PDFORCE
POWERDOWN FORCE
PUCR
POWERUP CONTEXT RESET ENABLE
1 = SOFT RESET (CONTEXT CLEAR),
0 = RESUME EXECUTION
SPORT1_AUTOBUF_CTRL (R/W)
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
DM (0x3FEF)
0
00
SPORT1_CTRL_REG (R/W)
FLAG OUT (READ ONLY)
IINTERNAL SERIAL CLOCK GENERATION ISCLK
RECEIVE FRAME SYNC REQUIRED RFSR
RECEIVE FRAME SYNC WIDTH RFSW
TRANSMIT FRAME SYNC REQUIRED TFSR
TRANSMIT FRAME SYNC WIDTH TFSW
ITFS INTERNAL TRANSMIT FRAME SYNC ENABLE
SLEN SERIAL WORD LENGTH
DTYPE DATA FORMAT
00 = RIGHT JUSTIFY, ZERO-FILLED UNUSED MSBS
01 = RIGHT JUSTIFY, SIGN EXTEND INTO UNUSED MSBS
10 = COMPAND USING
-LAW
11 = COMPAND USING A-LAW
0
00
0
15
14
13
12
11
10
9876543210
INVRFS IINVERT RECEIVE FRAME SYNC
INVTFS INVERT TRANSMIT FRAME SYNC
IRFS INTERNAL RECEIVE FRAME SYNC ENABLE
DM (0x3FF2)
Figure 47. Structure of Registers of ADMC401
Default bit values are shown; if no value is shown, the bit field is undefined at reset. Reserved bits are shown on a gray field—these
bits should always be written as shown.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADN2850BCPZ25-RL7 | IC DGTL RHEO DL 25K 9BIT16LFCSP |
| ADN2860ACPZ250-RL7 | IC POT DGTL 3CH 250K 24-LFCSP |
| ADN4600ACPZ | IC CROSSPOINT SWITCH 8X8 64LFCSP |
| ADN4604ASVZ-RL | IC CROSSPOINT SWIT 16X16 100TQFP |
| ADN4605ABPZ | IC CROSSPOINT SWITCH 352BGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADMC401BSTZKL1 | 制造商:Analog Devices 功能描述: |
| ADMC401-PB | 制造商:AD 制造商全稱:Analog Devices 功能描述:Single-Chip, DSP-Based High Performance Motor Controller |
| ADMCF326 | 制造商:AD 制造商全稱:Analog Devices 功能描述:28-Lead Flash Memory DSP Motor Controller |
| ADMCF326BN | 制造商:Analog Devices 功能描述: |
| ADMCF326BR | 制造商:AD 制造商全稱:Analog Devices 功能描述:28-Lead Flash Memory DSP Motor Controller |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。