- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1899 > ADMC401BSTZ (Analog Devices Inc)IC DSP 8CH 12BIT MOTCTRL 144LQFP PDF資料下載
參數(shù)資料
| 型號： | ADMC401BSTZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 53/60頁 |
| 文件大小： | 0K |
| 描述： | IC DSP 8CH 12BIT MOTCTRL 144LQFP |
| 標準包裝： | 1 |
| 系列： | 電機控制 |
| 類型： | 定點 |
| 接口： | 串行端口 |
| 時鐘速率： | 26MHz |
| 非易失內(nèi)存： | ROM（6 kB） |
| 芯片上RAM： | 8kB |
| 電壓 - 輸入/輸出： | 5.00V |
| 電壓 - 核心： | 5.00V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 144-LQFP |
| 供應(yīng)商設(shè)備封裝： | 144-LQFP（20x20） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁當前第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁
ADMC401
–57–
REV. B
31 30 29 28 27 26 25 24 23 22
21 20 19 18 17 16
SPORT0_RX_WORDS1 (R/W)
1 = CHANNEL ENABLE
0 = CHANNEL IGNORED
DM (0x3FFA)
15 14 13 12
11 10
9
8
7
65
4
3
2
1
0
SPORT0_RX_WORDS0 (R/W)
DM (0x3FF9)
31 30 29 28 27 26 25 24 23 22
21 20 19 18 17 16
SPORT0_TX_WORDS1 (R/W)
1 = CHANNEL ENABLE
0 = CHANNEL IGNORED
DM (0x3FF8)
15 14 13 12
11 10
9
8
7
65
4
3
2
1
0
SPORT0_TX_WORDS0 (R/W)
DM (0x3FF7)
MEMWAIT (R/W)
DWAIT4
DWAIT0
DWAIT1
DWAIT2
DWAIT3
ROM ENABLE
1 = ENABLE
0 = DISABLE
1
0
1
11
1
15
14
13
12
11
10
9876543210
NOTE: IN STANDALONE MODE (MMAP = BMODE = 1)
THE ROM MONITOR WRITES 0x8000 TO THIS REGISTER.
DM (0x3FFE)
MULTICHANNEL ENABLE MCE
IINTERNAL SERIAL CLOCK GENERATION ISCLK
RECEIVE FRAME SYNC REQUIRED RFSR
RECEIVE FRAME SYNC WIDTH RFSW
MULTI CHANNEL FRAME DELAY MFD
ONLY IF MULTICHANNEL MODE ENABLED)
TRANSMIT FRAME SYNC REQUIRED TFSR
TRANSMIT FRAME SYNC WIDTH TFSW
SLEN SERIAL WORD LENGTH
DTYPE DATA FORMAT
00 = RIGHT JUSTIFY, ZERO-FILLED UNUSED MSBS
01 = RIGHT JUSTIFY, SIGN EXTEND INTO UNUSED MSBS
10 = COMPAND USING
-LAW
11 = COMPAND USING A-LAW
ITFS INTERNAL TRANSMIT FRAME SYNC ENABLE
(OR MCL MULTICHANNEL LENGTH; 1 = 32 WORDS, 0 = 24 WORDS
ONLY IF MULTICHANNEL MODE ENABLED)
INVRFS IINVERT RECEIVE FRAME SYNC
INVTFS INVERT TRANSMIT FRAME SYNC
(OR INVTDV INVERT TRANSMIT DATA VALID
ONLY IF MULTICHANNEL MODE ENABLED)
IRFS INTERNAL RECEIVE FRAME SYNC ENABLE
SPORT0_CTRL_REG (R/W)
0
00
0
15
14
13
12
11
10
9876543210
DM (0x3FF6)
Figure 45. Structure of Registers of ADMC401
Default bit values are shown; if no value is shown, the bit field is undefined at reset. Reserved bits are shown on a gray field—these
bits should always be written as shown.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADN2850BCPZ25-RL7 | IC DGTL RHEO DL 25K 9BIT16LFCSP |
| ADN2860ACPZ250-RL7 | IC POT DGTL 3CH 250K 24-LFCSP |
| ADN4600ACPZ | IC CROSSPOINT SWITCH 8X8 64LFCSP |
| ADN4604ASVZ-RL | IC CROSSPOINT SWIT 16X16 100TQFP |
| ADN4605ABPZ | IC CROSSPOINT SWITCH 352BGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADMC401BSTZKL1 | 制造商:Analog Devices 功能描述: |
| ADMC401-PB | 制造商:AD 制造商全稱:Analog Devices 功能描述:Single-Chip, DSP-Based High Performance Motor Controller |
| ADMCF326 | 制造商:AD 制造商全稱:Analog Devices 功能描述:28-Lead Flash Memory DSP Motor Controller |
| ADMCF326BN | 制造商:Analog Devices 功能描述: |
| ADMCF326BR | 制造商:AD 制造商全稱:Analog Devices 功能描述:28-Lead Flash Memory DSP Motor Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。