- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376472 > 82C836A-20 (Electronic Theatre Controls, Inc.) Single-Chip 386sx AT PDF資料下載
參數(shù)資料
| 型號： | 82C836A-20 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Single-Chip 386sx AT |
| 中文描述： | 單芯片386sx在 |
| 文件頁數(shù)： | 92/205頁 |
| 文件大?。?/td> | 3878K |
| 代理商： | 82C836A-20 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁當前第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁
The DMA clock, internal to the 82C836, controls the DMA transfer rate and timing.
It is derived from the BUSCLK and is selectable as either BUSCLK/2 (default,
AT-compatible) or BUSCLK. Wait states during DMA operations are programmed
with internal configuration register 01H, bits 5-2. Refresh, which occurs at 15
μ
s
intervals (nominally), is determined by counting down the 1.19MHz (OSC1/12) clock.
The refresh period is set by programming timer channel 1 of the 8254 timer/counter.
Table 8-1 shows the usage of DMA levels on the I/O channel. The DMA requests are
shown by priority, starting with the highest level.
Table 8-1.
DMA Request Levels for Each I/O Channel
DMA Level
System Board
I/O Channel
DRQ0
Not used
Available
DRQ1
Not used
Available
DRQ2
Not used
Diskette drive
DRQ3
Not used
Available
DRQ4
Not used
Available
DRQ5
Not used
Available
DRQ6
Not used
Available
DRQ7
Not used
Available
DMA cycle length control is provided internally in the 82C836 allowing independent
control for both 8-bit and 16-bit cycles. This is done through the programmable registers,
which can extend command signals or insert wait states.
Each DMA channel has a pair of 16-bit counters and a reload register for each counter.
The 16-bit counters allow the DMA to transfer blocks as large as 65,536 words. The
register, associated with each counter, allows the channel to reinitialize without
programming. The following description of the DMA subsystem pertains to both DMA1
and DMA2 unless otherwise noted.
Although the 8237 provides a ‘‘memory-to-memory’’ mode of transfer, this 8237-
compatible mode is not usable in PC AT-compatible architectures, including SCATsx.
The memory-to-memory mode requires the use of the temporary data holding register in
the 8237, which is not accessible during DMA because of the way the bus buffers are
controlled. Furthermore, AT-compatible architectures, such as SCATsx, do not contain
steering logic to allow memory write data to come from the 8237 instead of an I/O
resource. It is possible that 8-bit memory-to-memory transfers might work successfully
anyway (accidentally) if there is sufficient bus capacitance to preserve the data between
the memory read cycle and memory write cycle, but this approach cannot be considered
reliable. Information concerning memory-to-memory transfer is included in this
datasheet only because the 82C836 implements the same 8237-compatible functionality
found in the PC/AT.
DMA Controller
I
DMA Controller
8-2
Revision 3.0
P R E L I M I N A R Y
Chips and Technologies, Inc.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 82C836B | Single-Chip 386sx AT |
| 82C862 | FireLink USB Dual Controller Quad Port USB |
| 82C931 | Plug and Play Integrated Audio Controller |
| 82S09 | 576-BIT BIPOLAR RAM (64 X 9) |
| 82S19 | 576-BIT BIPOLAR RAM (64 X 9) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 82C836B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip 386sx AT |
| 82C83H | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Octal Latching Inverting Bus Driver |
| 82C84 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver |
| 82C84A | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver |
| 82C84A/B | 制造商: 功能描述: 制造商:undefined 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。