- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376472 > 82C836A-20 (Electronic Theatre Controls, Inc.) Single-Chip 386sx AT PDF資料下載
參數(shù)資料
| 型號(hào)： | 82C836A-20 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Single-Chip 386sx AT |
| 中文描述： | 單芯片386sx在 |
| 文件頁數(shù)： | 115/205頁 |
| 文件大小： | 3878K |
| 代理商： | 82C836A-20 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁當(dāng)前第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁
Index 42H and Index 43H are reserved.
Index 44H controls whether peripherals are accessed on the XD-bus or SD-bus. The
SDIRH and SDIRL SD-bus controls are affected by bits in this register.
Table 10-4.
Index 44H----Peripheral Control
Bit
Name
Description
7
----
Reserved.
6
Video on the
XD-bus
This bit indicates whether or not a video controller is resident on the XD-bus.
0 = Video controller is on the SD-bus.
1 = Video controller is on the XD-bus.
The I/O address ranges covered for the video controller are 0102H-0104H,
03B0H-03DFH, and 46E8H. Video memory address range is 0A0000H
through 0BFFFFH. The power-on default value of this bit is determined by
the state of -DACK2 (inverted) during power-on reset. -DACK2 high causes
this bit to default to zero. If the -DACK2 strap option is used to denote
something other than ‘‘Video on X-Bus,,’’ software (BIOS) must write this
ICR bit to the correct value before accessing the video controller.
5
Game Port on
the XD-bus
This bit specifies whether or not the game port is resident of the XD-bus.
The I/O address range covered 0200H-0207H.
0 = Game port on the SD-bus (default)
1 = Game port on the XD-bus.
4
Serial Port
Channel 2 on
the XD-bus
Specifies whether or not serial port 2 is resident on the XD-bus. The I/O
address range is 02F8H-02FFH.
0 = Serial port 2 on the SD-bus (default).
1 = Serial port 2 on the XD-bus.
3
Serial Port
Channel 1 on
the XD-bus
Specifies whether or not serial Port 1 is resident on the XD-bus. The I/O
address range is 03F8H-03FFH.
0 = Serial port 1 on the SDS-bus (default)
1 = Serial Port 1 on the XD-bus.
2
Parallel Port on
the XD-bus
Specifies whether or not a parallel port is resident on the XD-bus. The
address range covered 0378H-037FH.
0 = Parallel port on the SD-bus (default)
1 = Parallel port on the XD-bus.
1
HDC/FDC on
the XD-bus
Specifies whether or not the hard drive and diskette drive controllers are
resident on the XD-bus. The I/O address ranges covered are 01F0H-01F7H
and 03F0H-03F7H, as well as DMA Channel 2 (-DACK2)
0 = HDC/FDC on the SD-bus (default).
1 = HDC/FDC on the XD-bus.
0
Coprocessor
Ready
Determines whether READY is controlled by the 82C836 or 80387sx during
coprocessor accesses. If no coprocessor is present, the 82C836 always
controls READY during coprocessor I/O cycles, regardless of the state of
this bit. If a coprocessor is present and the READYO logic is not
implemented, BIOS should set this bit to one. Otherwise, the system will
hang due to lack of READY as soon as POST or other software tries to
access the coprocessor.
0 = 80387sx generates READY (default)
1 = 82C836 generates READY
Note: Memory resources on the XD bus can be ROM or video RAM. The only DMA device allowed on the X
the HDC/FDC. The BIOSes associated with video and/or HDC should be included in the -ROMCS decoding
are not included in SDIR decoding (ICR 44H) for XD-bus peripherals. 10K pull-up resistors should be
systems that use XD-bus peripherals so read cycles from unused XD-bus addresses will receive 0FFH da
D bus is
(ICR 48H); they
used on XD0-15 in
ta.
82C386 CHIPSet Data Sheet
Configuration Registers
I
Chips and Technologies, Inc.
P R E L I M I N A R Y
Revision 3.0
10-3
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 82C836B | Single-Chip 386sx AT |
| 82C862 | FireLink USB Dual Controller Quad Port USB |
| 82C931 | Plug and Play Integrated Audio Controller |
| 82S09 | 576-BIT BIPOLAR RAM (64 X 9) |
| 82S19 | 576-BIT BIPOLAR RAM (64 X 9) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 82C836B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip 386sx AT |
| 82C83H | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Octal Latching Inverting Bus Driver |
| 82C84 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver |
| 82C84A | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver |
| 82C84A/B | 制造商: 功能描述: 制造商:undefined 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。