- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376472 > 82C836A-20 (Electronic Theatre Controls, Inc.) Single-Chip 386sx AT PDF資料下載
參數(shù)資料
| 型號： | 82C836A-20 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Single-Chip 386sx AT |
| 中文描述： | 單芯片386sx在 |
| 文件頁數(shù)： | 127/205頁 |
| 文件大小： | 3878K |
| 代理商： | 82C836A-20 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁當(dāng)前第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁
Timing considerations also require all externally claimed cycles to have zero wait states.
For cycles claimed via early READY, as with the 82C835 cache controller, this will
always be the case automatically. Cycle claiming via -LBA is effectively unusable when
hidden refresh is enabled unless -READY is asserted on the same T-state as -LBA.
If HLDA is already active for a DMA or Master cycle, normal refresh cycles occur as
needed without waiting for HLDA to end. The refresh requests internally sent to the
hidden refresh logic are reduced accordingly. Also, during sleep mode, normal
HOLD/HLDA refresh is performed instead of hidden refresh.
Table 10-19.
Index 64H----CAS Timing for DMA/Master
Bit
Name
Description
7
Respond
During Reset
Determines whether or not the 82C836B will perform a normal cycle in
response to CPU activity occurring while CPU reset is active. The CPU can
initiate one or more bus cycles after CPURST has been asserted. The
82C836B can either ignore these cycles or respond normally as if no CPU
reset is in progress.
0 = Ignore CPU cycles starting after CPURST goes active (default)
1 = Respond as usual to CPU cycles starting after CPURST goes active.
6-5
----
Reserved. Write as 0.
4-3
Stopped Clock
Sleep Phase
These bits select the exact phase within a T-state in which PROCCLK stops
during sleep mode when a sleep frequency of zero has been selected. This
will allow maximum flexibility with static CPUs. Zero-frequency sleep
mode should be used only with a static CPU.
00 = PROCCLK low, 1st half of T-state (default)
01 = PROCCLK low, 2nd half of T-state
10 = PROCCLK high, 1st half of T-state
11 = PROCCLK high, 2nd half of T-state
2-0
CAS delay for
DMA/Master Write
These bits determine when CAS is asserted during DMA or Master write
cycles to local memory. CAS assertion during reads is not affected. The
minimum delay from valid column address to assertion of CAS is one
PROCCLK. Up to four additional PROCCLKs can be added, for a
maximum of five PROCCLKs total.
000 = No added delay
001 = 1 PROCCLK delay added
010 = 2 PROCCLKs delay added
011 = 3 PROCCLKs delay added (default)
100 = 4 PROCCLKs delay added
101 = Reserved
110 = Reserved
111 = Reserved
For 25MHz operation, 011 should be optimum.
For 20MHz operation, 010 should be optimum.
For 16MHz operation, 001 should be optimum.
82C386 CHIPSet Data Sheet
Configuration Registers
I
Chips and Technologies, Inc.
P R E L I M I N A R Y
Revision 3.0
10-15
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 82C836B | Single-Chip 386sx AT |
| 82C862 | FireLink USB Dual Controller Quad Port USB |
| 82C931 | Plug and Play Integrated Audio Controller |
| 82S09 | 576-BIT BIPOLAR RAM (64 X 9) |
| 82S19 | 576-BIT BIPOLAR RAM (64 X 9) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 82C836B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip 386sx AT |
| 82C83H | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Octal Latching Inverting Bus Driver |
| 82C84 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver |
| 82C84A | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver |
| 82C84A/B | 制造商: 功能描述: 制造商:undefined 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。