參數(shù)資料
型號(hào): 82C836A-20
廠商: Electronic Theatre Controls, Inc.
英文描述: Single-Chip 386sx AT
中文描述: 單芯片386sx在
文件頁數(shù): 66/205頁
文件大?。?/td> 3878K
代理商: 82C836A-20
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁當(dāng)前第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁
B7
IRQF
The Interrupt Request Flag is set to one when any of the conditions
that can cause an interrupt is true and the interrupt enable for that
condition is true. The condition that causes this bit to be set also
generates an interrupt. The logical expression for this flag is:
IRQF = PF & PIE + AF & AIE + UF & UIE
This bit and all other active bits in this register are cleared by reading
this register or by activation the -PS input pin. Writing to this
register has no effect on the contents.
B7
B6
B5
B4
B3
B2
B1
B0
________
________________________________________________________________
0
VRT
Valid RAM and Time
bits:
B0-B6
0
Read as zeros.
B7
VRT
The Valid RAM and Time bit indicates the condition of the contents
of the Real Time Clock. This bit is cleared to a zero whenever the
PS input pin is low. This pin is normally derived from the power
supply, which supplies Vcc to the device and allows the user to
determine whether the registers have been intialized since power was
applied to the device. PWRGOOD has no effect on this bit, and it
can only be set by reading register D. All unused register bits will be
zero when read and are not writeable.
Update Cycle
During normal operation, the Real Time Clock performs an update cycle once every
second. The performance of an update cycle is contigent upon the divider bits DV<0:2>
not being cleared. The function of the update cycle is to increment the clock/calendar
registers and compare them to the Alarm Registers. If a match occurs between the two
sets of register, an alarm is issued. An interrupt is issued if the alarm and interrupt
control bits are enabled.
While an update is taking place, the lower ten registers are unavailable to the CPU.
This is done to prevent the possible corruption of data in the register or the reading of
incorrect data. To avoid contention problems between the Real Time Clock and the
CPU, a flag is provided in register A to alert the user of an impending update cycle.
This Update In Process (UIP) bit is asserted 244
μ
s before the actual start of the cycle
Figure 6-4.
Register D----Address 0DH (Read Only)
Real Time Clock and Internal Timer Registers
Update Cycle
I
Chips and Technologies, Inc.
P R E L I M I N A R Y
Revision 3.0
6-7
相關(guān)PDF資料
PDF描述
82C836B Single-Chip 386sx AT
82C862 FireLink USB Dual Controller Quad Port USB
82C931 Plug and Play Integrated Audio Controller
82S09 576-BIT BIPOLAR RAM (64 X 9)
82S19 576-BIT BIPOLAR RAM (64 X 9)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
82C836B 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip 386sx AT
82C83H 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Octal Latching Inverting Bus Driver
82C84 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver
82C84A 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver
82C84A/B 制造商: 功能描述: 制造商:undefined 功能描述: