List of Tables
82C836 CHIPSet Introduction
Table 1-1.
Table 1-2.
Address and Data Buses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-3
Bus Ownership . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-6
Pin Assignments
Table 2-1.
Table 2-2.
Table 2-3.
Table 2-4.
Table 2-5.
Table 2-6.
Table 2-7.
Table 2-8.
Clock Input and Output Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-2
Local Bus Interface Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3
Numeric Coprocessor Interface Signals . . . . . . . . . . . . . . . . . . . . 2-5
Memory Interface Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-5
I/O Channel Interface Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-6
Miscellaneous Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-8
Alphabetical Pin Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-10
Numerical Pin Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-11
Functional Description
Table 3-1.
Pins for Strap Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2
Clock/Bus Control
Table 4-1.
SCATsx Cycle Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-6
System Interface
Table 5-1.
Table 5-2.
Table 5-3.
Table 5-4.
Table 5-5.
Valid Configurations----Nonencoded or Encoded RAS . . . . . . . . . 5-6
Valid Configurations----Encoded RAS Only . . . . . . . . . . . . . . . . . 5-7
4MB DRAM configurations ----Nonencoded RAS Only . . . . . . . . 5-7
Memory Address Mapping Modes . . . . . . . . . . . . . . . . . . . . . . . . 5-9
Memory Configuration Address Ranges and Interleaving
Sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-10
Memory Configuration Address Ranges and Interleaving
Sequences Encoded RAS Only . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-11
Memory Configuration Address Ranges and Interleaving
Sequences Nonencoded RAS Only . . . . . . . . . . . . . . . . . . . . . . . . 5-11
Address Map for the Real Time Clock . . . . . . . . . . . . . . . . . . . . . 6-2
Format for Clock, Calendar, and Alarm Data . . . . . . . . . . . . . . . . 6-3
Counter Timer Control I/O Addresses . . . . . . . . . . . . . . . . . . . . . . 6-11
Gate Pin Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-17
Table 5-6.
Table 5-7.
Table 6-1.
Table 6-2.
Table 6-3.
Table 6-4.
Interrupt Controller
Table 7-1.
Table 7-2.
Interrupt Levels for System Board . . . . . . . . . . . . . . . . . . . . . . . . . 7-1
Interrupt Vector Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-4
DMA Controller
Table 8-1.
DMA Request Levels for Each I/O Channel . . . . . . . . . . . . . . . . . 8-2
Address Maps
Table 9-1.
Table 9-2.
Table 9-3.
Table 9-4.
Table 9-5.
Table 9-6.
DMA Controller I . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1
Interrupt Controller I . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-2
Internal Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 9-2
Index Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-3
Timer Counter Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-3
Miscellaneous I/O Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-4
82C836 CHIPSet Data Sheet
Contents
I
Chips and Technologies, Inc.
P R E L I M I N A R Y
Revision 3.0
xi