- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376472 > 82C836A-20 (Electronic Theatre Controls, Inc.) Single-Chip 386sx AT PDF資料下載
參數(shù)資料
| 型號(hào)： | 82C836A-20 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Single-Chip 386sx AT |
| 中文描述： | 單芯片386sx在 |
| 文件頁數(shù)： | 177/205頁 |
| 文件大?。?/td> | 3878K |
| 代理商： | 82C836A-20 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁當(dāng)前第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁
Table 12-14.
DMA to AT-Bus, On-board I/O, and ROM----Input Requirements
16MHz
20MHz
Symbol
Parameters
Min.
Max.
Min.
Max.
t210
HLDA setup before BUSCLK rise
DREQ setup before BUSCLK rise
DREQ hold after BUSCLK rise
IOCHRDY setup before BUSCLK rise
IOCHRDY hold after BUSCLK rise
20
----
15
----
t212
20
----
15
----
t213
20
----
15
----
t214
15
----
10
----
t215
7
----
5
----
Certain input parameters, as noted, are nonrestrictive. The signal may not be recognized until the
period if these parameters are violated. The parameter specifies only the condition needed to guara
signal on a particular clock edge.
subsequent clocking
ntee recognition of the
DMA and AT-Bus Master Access to Local Memory
Tables 12-15 through 12-17 are the specification requirements for the DMA and the AT
bus master to access local memory. Note: For XD, D, and PAR timing, use t145-t148
and t112. For row/column change over and CAS active, use t102, t105, and t107.
Table 12-15.
DMA and AT-Bus Master Access to Local Memory----Output Responses
16MHz
20MHz
Symbol
Parameters
Min.
Max.
Min.
Max.
t230
-RAS high from HLDA rise
----
60
----
60
t231
A0-23 and -BHE float from -MASTER active
----
60
----
60
t232
Command float from -MASTER active
----
35
----
30
t233
-MWE rise from -XMEMR fall
----
45
----
40
t234
-MWE fall from -CAS rise
2
60
2
60
t235
-RAS inactive from -XMEMR or -XMEMW high
----
45
----
42
t236
-CAS inactive from -XMEMR or -XMEMW high
----
55
----
50
t239
-RAS active from XMEMR or XMEMW
----
36
----
36
t240
A20 valid from MODA20 during MASTER access
----
25
----
25
t241
A0 valid from MODA0 during MASTER access
----
24
----
24
t242
SDIRL, H fall from -XMEMW fall during Master
write
----
40
----
40
System Characteristics
AC Characteristics 16- and 20MHz
I
Chips and Technologies, Inc.
P R E L I M I N A R Y
Revision 3.0
12-9
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 82C836B | Single-Chip 386sx AT |
| 82C862 | FireLink USB Dual Controller Quad Port USB |
| 82C931 | Plug and Play Integrated Audio Controller |
| 82S09 | 576-BIT BIPOLAR RAM (64 X 9) |
| 82S19 | 576-BIT BIPOLAR RAM (64 X 9) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 82C836B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip 386sx AT |
| 82C83H | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Octal Latching Inverting Bus Driver |
| 82C84 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver |
| 82C84A | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver |
| 82C84A/B | 制造商: 功能描述: 制造商:undefined 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。