- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373786 > ZL50119GAG (ZARLINK SEMICONDUCTOR INC) 32, 64 and 128 Channel CESoP Processors PDF資料下載
參數(shù)資料
| 型號： | ZL50119GAG |
| 廠商： | ZARLINK SEMICONDUCTOR INC |
| 元件分類： | 通信及網(wǎng)絡(luò) |
| 英文描述： | 32, 64 and 128 Channel CESoP Processors |
| 中文描述： | SPECIALTY TELECOM CIRCUIT, PBGA324 |
| 封裝： | 23 X 23 MM, 2.03 MM HEIGHT, 1 MM PITCH, PLASTIC, MS-034, BGA-324 |
| 文件頁數(shù)： | 71/95頁 |
| 文件大?。?/td> | 1157K |
| 代理商： | ZL50119GAG |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁當(dāng)前第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁
ZL50115/16/17/18/19/20
Data Sheet
71
Zarlink Semiconductor Inc.
Figure 28 - TDM Bus Master Mode Timing at 2.048 Mbps
12.2 TDM Interface Timing - H.110 Mode
These parameters are based on the H.110 Specification from the Enterprise Computer Telephony Forum (ECTF)
1997.
Note 1:
Note 2:
Note 3:
Note 4:
Note 5:
TDM_C8 and TDM_FRAME signals are required to meet the same timing standards and so are not defined independently.
TDM_C8 corresponds to pin TDM_CLKi.
t
DOZ
and t
ZDO
apply at every time-slot boundary.
Refer to H.110 Standard from Enterprise Computer Telephony Forum (ECTF) for the source of these numbers.
The TDM_FRAME signal is centred on the rising edge of TDM_C8. All timing measurements are based on this rising edge
point; TDM_FRAME corresponds to pin TDM_F0i.
Phase correction (
Φ
) results from DPLL timing corrections.
Note 6:
Parameter
Symbol
Min.
Typ.
Max.
Units
Notes
TDM_C8 Period
t
C8P
122.066-
Φ
122
122.074+
Φ
ns
Note 1
Note 2
TDM_C8 High
t
C8H
t
C8L
t
DOD
t
DOZ
63-
Φ
63-
Φ
-
69+
Φ
69+
Φ
ns
TDM_C8 Low
-
ns
TDM_D Output Delay
0
-
11
ns
Load - 12 pF
TDM_D Output to HiZ
-
-
33
ns
Load - 12 pF
Note 3
TDM_D HiZ to Output
t
ZDO
0
-
11
ns
Load - 12 pF
Note 3
TDM_D Input Delay to Valid
t
DV
t
DIV
t
FP
t
FS
t
FH
F
0
-
83
ns
Note 4
TDM_D Input Delay to Invalid
102
-
112
ns
Note 4
TDM_FRAME width
90
122
180
ns
Note 5
TDM_FRAME setup
45
-
90
ns
TDM_FRAME hold
45
-
90
ns
Phase Correction
0
-
10
ns
Note 6
Table 26 - TDM H.110 Timing Specification
Channel 31 Bit 0
Channel 0 Bit 7
Channel 0 Bit 6
Ch 31 Bit 0
Ch 0 Bit 7
Ch 0 Bit 6
t
STOD
t
STOD
t
FOD
t
FOD
t
STIH
t
STIS
t
C4OP
t
C2OP
TDM_CLKO (2.048 MHz)
TDM_CLKO (4.096 MHz)
TDM_F0o
TDM_STi
TDM_STo
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ZL50120GAG | 32, 64 and 128 Channel CESoP Processors |
| ZL50118GAG | Connector assemblies, Network cables; |
| ZL50117GAG | REFLECTIVE PHOTOSENSOR SMD RSS42 |
| ZL50115 | 32, 64 and 128 Channel CESoP Processors |
| ZL50116 | 32, 64 and 128 Channel CESoP Processors |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ZL50119GAG2 | 制造商:Microsemi Corporation 功能描述:64 CHANNEL CESOP PROCESSOR 制造商:Microsemi Corporation 功能描述:CESOP PROCESSOR 324BGA - Trays 制造商:MICROSEMI CONSUMER MEDICAL PRODUCT GROUP 功能描述:IC CESOP PROCESSOR 64CH 324PBGA 制造商:Microsemi Corporation 功能描述:IC CESOP PROCESSOR 64CH 324PBGA |
| ZL50120 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:32, 64 and 128 Channel CESoP Processors |
| ZL50120GAG | 制造商:Microsemi Corporation 功能描述:CH CESOP PROCESSORS 324BGA - Trays 制造商:MICROSEMI CONSUMER MEDICAL PRODUCT GROUP 功能描述:IC CESOP PROCESSOR 128CH 324PBGA 制造商:Microsemi Corporation 功能描述:IC CESOP PROCESSOR 128CH 324PBGA |
| ZL50120GAG2 | 制造商:Microsemi Corporation 功能描述:CESOP PROCESSOR 324BGA - Trays 制造商:MICROSEMI CONSUMER MEDICAL PRODUCT GROUP 功能描述:IC CESOP PROCESSOR 128CH 324PBGA 制造商:Microsemi Corporation 功能描述:IC CESOP PROCESSOR 128CH 324PBGA |
| ZL50130 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Ethernet Pseudo-Wires across a PSN |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。