- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359333 > V62C5181024LL-70P (SAMSUNG SEMICONDUCTOR CO. LTD.) ECONOLINE: RY & RX - Controllable Output- 1kVDC Isolation- No Heatsink Required- UL94V-0 Package Material- Toroidal Magnetics- No External Components- Fully Encapsulated- Efficiency to 70% PDF資料下載
參數(shù)資料
| 型號(hào)： | V62C5181024LL-70P |
| 廠商： | SAMSUNG SEMICONDUCTOR CO. LTD. |
| 英文描述： | ECONOLINE: RY & RX - Controllable Output- 1kVDC Isolation- No Heatsink Required- UL94V-0 Package Material- Toroidal Magnetics- No External Components- Fully Encapsulated- Efficiency to 70% |
| 中文描述： | 200萬× 32內(nèi)存為512k × 32 × 4銀行同步DRAM LVTTL |
| 文件頁數(shù)： | 36/43頁 |
| 文件大?。?/td> | 1155K |
| 代理商： | V62C5181024LL-70P |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當(dāng)前第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19
CMOS SDRAM
K4S643232C
REV. 1.1 Nov. '99
- 36
Clock Suspension & DQM Operation Cycle @CAS Latency=2, Burst Length=4
Ra
Row Active
Clock
Suspension
Read
Write
DQM
: Don't care
Clock
Suspension
Read
*Note 1
tSHZ
tSHZ
Write
DQM
Write
Read DQM
*Note :
1. DQM is needed to prevent bus contention.
BA
0
BA
1
DQ
ADDR
CAS
RAS
CS
CKE
CLOCK
WE
DQM
A
10
/AP
Ra
Ca
Cb
Cc
Dc2
Dc0
Qb1
Qb0
Qa3
Qa2
Qa1
Qa0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| V62C518256L-35F | 32K X 8 STATIC RAM |
| V62C518256 | 32K X 8 STATIC RAM |
| V62C518256LL-70F | 32K X 8 STATIC RAM(54.75 k |
| V62C518256LL-70P | 32K X 8 STATIC RAM(54.75 k |
| V62C51864L-35PI | 8K X 8 STATIC RAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| V62C5181024LL-70PI | 制造商:MOSEL 制造商全稱:MOSEL 功能描述:128K X 8 STATIC RAM |
| V62C5181024LL-70T | 制造商:MOSEL 制造商全稱:MOSEL 功能描述:128K X 8 STATIC RAM |
| V62C5181024LL-70TI | 制造商:MOSEL 制造商全稱:MOSEL 功能描述:128K X 8 STATIC RAM |
| V62C5181024LL70W | 制造商:MOST 功能描述: |
| V62C5181024LL-70W | 制造商:MOSEL 制造商全稱:MOSEL 功能描述:128K X 8 STATIC RAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。