參數(shù)資料
型號: PEB22554
廠商: SIEMENS AG
英文描述: ICs for Communications
中文描述: 通信集成電路
文件頁數(shù): 58/397頁
文件大小: 1987K
代理商: PEB22554
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁當前第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁
PEB 22554
Functional Description E1
Semiconductor Group
58
09.98
Transmit Signaling Controller
Similar to the receive signaling controller the same signaling methods and the same
time-slot assignment is provided. The QuadFALC will perform the following signaling and
data link methods:
HDLC or LAPD access
The transmit signaling controller of the QuadFALC performs the FLAG generation,
CRC generation, zero bit-stuffing and programmable IDLE code generation. Buffering
of transmit data is done in the 64 byte deep XFIFO. The signaling information will be
internally multiplexed with the data applied to port XDI or XSIG.
In signaling controller transparent mode, fully transparent data transmission without
HDLC framing is performed. Optionally the QuadFALC supports the continuous
transmission of the XFIFO contents.
The QuadFALC offers the flexibility to insert data during certain time-slots. Any
combinations of time-slots may be programmed separately for the receive and
transmit directions.
S
a
bit Access
The QuadFALC supports the S
a
bit signaling of time-slot 0 of every other frame as
follows:
- the access via registers XSW
- the access via registers XSA8-4, capable of storing the information for a complete
multiframe
- the access via the 64 byte deep XFIFO of the signaling controller. This S
a
bit access
gives the opportunity to transparent a bit stream as well as HDLC frames where the
signaling controller automatically processes the HDLC protocol. Any combination of
S
a
bits which should be inserted in the outgoing data stream may be selected by
XC0.SA8-4.
Channel Associated Signaling CAS
Transmit data stored in registers XS1-16 will transmitted on a multiframe boundary in
time-slot 16. The signaling controller inserts the bit stream either on the transmit line
side or if external signaling is enabled on the transmit system side via pinfunction
XSIG, which is selected by register PC1-4.
In external signaling mode the signaling data is received at port XSIG. The signaling
data is sampled with the working clock of the transmit system interface (SCLKX) in
conjunction with the transmit synchron. pulse (SYPX). Data on XSIG will be latched in
the bit positions 5-8 per time-slot, bits 1-4 will be ignored. Time-slot 0 and 16 are
sampled completly (bit 1-8). The received CAS multiframe will be inserted frame
aligned into the data stream on XDI. Data sourced by the internal signaling controller
will overwrite the external signaling data.
If the QuadFALC is optioned for no signaling, the data stream from the system interface
will pass the QuadFALC undisturbed.
相關(guān)PDF資料
PDF描述
PEB22554-HT POT 10K OHM 9MM HORZ PLA BUSHING
PEB2255 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
PEB2256 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
PEB2256E Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
PEB2256HT SPROM PROGRAMMER ZIF SOCKET
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
PEB22554-HT 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:ICs for Communications
PEB22554HT-V1.1 制造商:Siemens 功能描述:
PEB22554HTV1.3 功能描述:網(wǎng)絡控制器與處理器 IC T/E RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
PEB2255H-V1.1 制造商:Siemens 功能描述:
PEB2255HV1.3 制造商:Rochester Electronics LLC 功能描述:- Bulk