參數(shù)資料
型號(hào)： MT47H64M16HR-3IT
元件分類： DRAM
英文描述： 64M X 16 DDR DRAM, 0.4 ns, PBGA84
封裝： 8 X 12.50 MM, ROHS COMPLIANT, FBGA-84
文件頁數(shù)： 112/129頁
文件大小： 9252K
代理商： MT47H64M16HR-3IT
Figure 42: DDR2 Power-Up and Initialization
tVTD1
CKE
Rtt
Power-up:
VDD and stable
clock (CK, CK#)
T = 200s (MIN)3
High-Z
DM
15
DQS
15
High-Z
Address
16
CK
CK#
tCL
VTT1
VREF
VDDQ
Command
NOP3
PRE
T0
Ta0
Don’t care
tCL
tCK
VDD
ODT
DQ
15
High-Z
Tb0
200 cycles of CK are required before a READ command can be issued
MR with
DLL RESET
tRFC
LM8
PRE9
LM7
REF10
LM11
Tg0
Th0
Ti0
Tj0
MR without
DLL RESET
EMR with
OCD default
Tk0
Tl0
Tm0
Te0
Tf0
EMR(2)
EMR(3)
tMRD
LM6
LM5
A10 = 1
tRPA
Tc0
Td0
SSTL_18
low level
2
Valid14
Valid
Indicates a Break in
Time Scale
LM12
EMR with
OCD exit
LM13
Normal
operation
See no te 10
Code
A10 = 1
Code
tMRD
tRPA
tRFC
VDDL
tMRD
EMR
T = 400ns (MIN)4
LVCMOS
low level2
1Gb:
x4,
x8,
x16
1.55V
DDR2
SDRAM
Initialization
PDF:
09005aef82b91d01
1GbDDR2_1_55V.PDF
Rev.
A
5/09
EN
83
Micron
Technology,
Inc.
reserves
the
right
to
change
products
or
specifications
without
notice.
2009
Micron
Technology,
Inc.
All
rights
reserved.
相關(guān)PDF資料
PDF描述
MT48H8M16LFB4-8IT:JTR 8M X 16 SYNCHRONOUS DRAM, 6 ns, PBGA54
MT48LC4M32TG-10 4M X 32 SYNCHRONOUS DRAM, 7 ns, PDSO54
MT48V8M16LFB4-8XT 8M X 16 SYNCHRONOUS DRAM, 7 ns, PBGA54
MT48LC4M32LFB5-10ES:G 4M X 32 SYNCHRONOUS DRAM, 7 ns, PBGA90
MT48V4M32TG-8XT 4M X 32 SYNCHRONOUS DRAM, 7 ns, PDSO54
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MT47H64M16HR-3L 制造商:MICRON 制造商全稱:Micron Technology 功能描述:DDR2 SDRAM
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*