- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄299522 > MT47H32M16BT-37VL:A 32M X 16 DDR DRAM, 0.5 ns, PBGA92 PDF資料下載
參數(shù)資料
| 型號： | MT47H32M16BT-37VL:A |
| 元件分類： | DRAM |
| 英文描述： | 32M X 16 DDR DRAM, 0.5 ns, PBGA92 |
| 封裝： | 11 X 19 MM, LEAD FREE, FBGA-92 |
| 文件頁數(shù)： | 14/126頁 |
| 文件大小： | 7045K |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁當(dāng)前第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁
pdf: 09005aef8117c18e, source: 09005aef8117c192
Micron Technology, Inc., reserves the right to change products or specifications without notice.
512MbDDR2_3.fm - Rev. H 7/05 EN
110
2004, 2005 Micron Technology, Inc. All rights reserved.
512Mb: x4, x8, x16 DDR2 SDRAM
IDD Specifications and Conditions
Notes: 1. IDD specifications are tested after the device is properly initialized. 0°C
≤ T
C ≤ +85°C.
VDD = +1.8V ±0.1V, VDDQ = +1.8V ±0.1V, VDDL = +1.8V ±0.1V, VREF = VDDQ/2.
-37V VDDQ = +1.9V ±0.1V, VDDL = +1.9V ±0.1.
2. Input slew rate is specified by AC Parametric Test Conditions.
3. IDD parameters are specified with ODT disabled.
4. Data bus consists of DQ, DM, DQS, DQS#, RDQS, RDQS#, LDQS, LDQS#, UDQS, and UDQS#.
IDD values must be met with all combinations of EMR bits 10 and 11.
5. Definitions for IDD Conditions:
LOW is defined as VIN
≤ VIL(AC) MAX.
HIGH is defined as VIN
≥ VIH(AC) MIN.
Stable is defined as inputs stable at a HIGH or LOW level.
Floating is defined as inputs at VREF = VDDQ/2.
Switching is defined as inputs changing between HIGH and LOW every other clock cycle
(once per two clocks) for address and control signals.
Switching is defined as inputs changing between HIGH and LOW every other data transfer
(once per clock) for DQ signals, not including masks or strobes.
6. IDD1, IDD4R, and Idd7 require A12 in EMR1 to be enabled during testing.
Operating bank interleave read current: All bank
interleaving reads, IOUT= 0mA; BL = 4, CL = CL (IDD), AL =
tRCD (IDD) - 1 x tCK (IDD); tCK = tCK (IDD), tRC = tRC(IDD), tRRD
= tRRD(IDD), tRCD = tRCD(IDD); CKE is HIGH, CS# is HIGH
between valid commands; address bus inputs are stable
during deselects; data bus inputs are switching; see “IDD7
Conditions” for detail.
IDD7
x4, x8
280
270
300
260
230
mA
x16
340
330
370
325
320
Table 43:
DDR2 IDD Specifications and Conditions (Continued)
Notes: 1–6; notes appear on page 110
Parameter/Condition
Sym
Config
-3E
-3
-37V -37E
-5E
Units
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT47H64M16HQ-3IT:G | 64M X 16 DDR DRAM, 0.4 ns, PBGA60 |
| MT47H64M8CF-5EAT:F | DDR DRAM, PBGA60 |
| MT48H16M16LFBF-10IT | 16M X 16 SYNCHRONOUS DRAM, 7 ns, PBGA54 |
| MT48LC8M16A2BB-6ALIT:G | 8M X 16 SYNCHRONOUS DRAM, 5.4 ns, PBGA60 |
| MT49H8M36HU-33 | 8M X 36 DDR DRAM, 0.3 ns, PBGA144 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT47H32M16CC-37E | 制造商:Micron Technology Inc 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。