- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄299522 > MT46HC32M16LFCX-75:B 32M X 16 DDR DRAM, 7.5 ns, PBGA90 PDF資料下載
參數(shù)資料
| 型號： | MT46HC32M16LFCX-75:B |
| 元件分類： | DRAM |
| 英文描述： | 32M X 16 DDR DRAM, 7.5 ns, PBGA90 |
| 封裝： | 9 X 13 MM, GREEN, PLASTIC, VFBGA-90 |
| 文件頁數(shù)： | 50/98頁 |
| 文件大?。?/td> | 3258K |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁當(dāng)前第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁
Figure 19: CAS Latency
CK
CK#
CK
CK#
T0
T1
T2
T2n
T3
T3n
T1n
Command
DQ
DQS
CL = 2
T0
T1
T2
T2n
T3
T3n
Don’t Care
Transitioning Data
READ
NOP
Command
DQ
DQS
CL = 3
READ
NOP
DOUT
CL - 1
tAC
CL - 1
tAC
Operating Mode
The normal operating mode is selected by issuing a LOAD MODE REGISTER command
with bits A[n:7] each set to zero, and bits A[6:0] set to the desired values.
All other combinations of values for A[n:7] are reserved for future use. Reserved states
should not be used because unknown operation or incompatibility with future versions
may result.
512Mb: x16, x32 Mobile LPDDR SDRAM
Standard Mode Register
PDF: 09005aef82d5d305
512mb_ddr_mobile_sdram_t47m.pdf – Rev. I 12/09 EN
54
Micron Technology, Inc. reserves the right to change products or specifications without notice.
2004 Micron Technology, Inc. All rights reserved.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT46HC32M16LGCM-54IT:B | 32M X 16 DDR DRAM, 5.4 ns, PBGA90 |
| MT47H32M16BT-37VL:A | 32M X 16 DDR DRAM, 0.5 ns, PBGA92 |
| MT47H64M16HQ-3IT:G | 64M X 16 DDR DRAM, 0.4 ns, PBGA60 |
| MT47H64M8CF-5EAT:F | DDR DRAM, PBGA60 |
| MT48H16M16LFBF-10IT | 16M X 16 SYNCHRONOUS DRAM, 7 ns, PBGA54 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT46V128M4 | 制造商:MICRON 制造商全稱:Micron Technology 功能描述:DOUBLE DATA RATE DDR SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。