Instruction Execution Timing
10-24
M68060 USER’S MANUAL
MOTOROLA
10.15 FPU INSTRUCTION EXECUTION TIMES
Table 10-25 shows the number of clock cycles required for execution of the floating-point
instructions, including completion of the operation and storing of the result. The number of
operand read and write cycles is shown in parentheses (r/w).
1
For these entries, add the effective address calculation time.
2
For the CPUSH instruction, the operand write figure refers to line-sized transfers.
PLPA (ATC hit)
PLPA (ATC miss)
PFLUSH
PFLUSHN
PFLUSHAN
PFLUSHA
RESET
STOP
SWAP
TRAPF
TRAPcc
TRAPV
UNLK
UNPK
—
—
—
—
—
—
—
15(0/0)
28(0/0)
18(0/0)
18(0/0)
33(0/0)
33(0/0)
520(0/0)
8(0/0)
1(0/0)
1(0/0)
1(0/0)
1(0/0)
1(1/0)
2(0/0)
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
Word
Word
—
—
—
—
—
2(1/1)
Table 10-25. Floating-Point Instruction Execution Times
Instruction
Effective Address, <ea>
(d16,An)
(d16,PC)
1(1/0)
1(1/0)
1(1/0)
1(1/0)
1(1/0)
1(1/0)
3(1/0)
3(1/0)
3(1/0)
3(1/0)
3(1/0)
3(1/0)
1(1/0)
1(1/0)
37(1/0)
37(1/0)
37(1/0)
FPn
Dn
(An)
(An)+
–(An)
(d8,An,Xi
SF)
(d8,PC,Xi
SF)
2(1/0)
2(1/0)
2(1/0)
4(1/0)
4(1/0)
4(1/0)
2(1/0)
38(1/0)
38(1/0)
38(1/0)
(bd,An,XI
SF)
(bd,PC,XI
SF)
3(1/0)
3(1/0)
3(1/0)
5(1/0)
5(1/0)
5(1/0)
3(1/0)
39(1/0)
39(1/0)
39(1/0)
(xxx).WL #<imm>
FABS
FDABS
FSABS
FADD
FDADD
FSADD
FCMP
FDIV
FDDIV
FSDIV
FMOVE
,FPx
FDMOVE
,FPx
FSMOVE
,FPx
FMOVE
FPy,
FMOVE
,FPCR
FMOVE
FPCR,
FINT
FINTRZ
1(0/0)
1(0/0)
1(0/0)
3(0/0)
3(0/0)
3(0/0)
1(0/0)
37(0/0) 39(0/0) 37(1/0) 37(1/0) 37(1/0)
37(0/0) 39(0/0) 37(1/0) 37(1/0) 37(1/0)
37(0/0) 39(0/0) 37(1/0) 37(1/0) 37(1/0)
3(0/0)
3(0/0)
3(0/0)
5(0/0)
5(0/0)
5(0/0)
3(0/0)
1(1/0)
1(1/0)
1(1/0)
3(1/0)
3(1/0)
3(1/0)
1(1/0)
1(1/0)
1(1/0)
1(1/0)
3(1/0)
3(1/0)
3(1/0)
1(1/0)
2(1/0)
2(1/0)
2(1/0)
4(1/0)
4(1/0)
4(1/0)
2(1/0)
38(1/0)
38(1/0)
38(1/0)
2(0/0)
2(0/0)
2(0/0)
4(0/0)
4(0/0)
4(0/0)
2(0/0)
38(0/0)
38(0/0)
38(0/0)
1(0/0)
3(0/0)
1(1/0)
1(1/0)
1(1/0)
1(1/0)
2(1/0)
3(1/0)
2(1/0)
1(0/0)
1(0/0)
3(0/0)
1(1/0)
1(1/0)
1(1/0)
1(1/0)
2(1/0)
3(1/0)
2(1/0)
1(0/0)
1(0/0)
3(0/0)
1(1/0)
1(1/0)
1(1/0)
1(1/0)
2(1/0)
3(1/0)
2(1/0)
1(0/0)
—
3(0/0)
1(0/1)
1(0/1)
1(0/1)
1(1/0)
2(0/1)
3(0/1)
2(0/1)
—
—
8(0/0)
6(1/0)
6(1/0)
6(1/0)
6(1/0)
7(1/0)
8(1/0)
7(1/0)
7(0/0)
—
4(0/0)
2(0/1)
2(0/1)
2(0/1)
2(1/0)
3(0/1)
4(0/1)
3(0/1)
—
3(0/0)
3(0/0)
4(0/0)
4(0/0)
3(1/0)
3(1/0)
3(1/0)
3(1/0)
3(1/0)
3(1/0)
3(1/0)
3(1/0)
3(1/0)
3(1/0)
5(1/0)
5(1/0)
3(1/0)
3(1/0)
3(0/0)
3(0/0)
Table 10-24. Miscellaneous Instruction Execution Times (Continued)
Instruction
Size
Register
Memory
Reg -> Dest
Source -> Reg