- 您現(xiàn)在的位置：買賣IC網 > PDF目錄98008 > M66271FP 320 X 240 DOTS DOT MAT LCD DSPL CTLR, PQFP80 PDF資料下載
參數資料
| 型號： | M66271FP |
| 元件分類： | 顯示控制器 |
| 英文描述： | 320 X 240 DOTS DOT MAT LCD DSPL CTLR, PQFP80 |
| 封裝： | QFP-80 |
| 文件頁數： | 25/30頁 |
| 文件大?。?/td> | 309K |
| 代理商： | M66271FP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當前第25頁第26頁第27頁第28頁第29頁第30頁
M66271FP
REJ03F0267-0200 Rev.2.00 Mar 18, 2008
Page 2 of 27
Block Diagram 1
MPU I/F
control
circuit
2
6
3
4
5
12
11
14
9
7
78
79
Address
buffer
Data
buffer
(Basic timing
control)
Clock
control
Bus arbiter
timing
control
(Cycle steal
control)
Control
register
LCD display
timing
control
circuit
LCD display
data
control
circuit
Oscillator output
Oscillator input
Wait
MPU clock
Bus high enable
Reset
8/16 MPU select
Read strobe
Low write strobe
High write strobe
VRAM chip select
Control register
chip select
MPU address
bus
A <13:0>
D <15:0>
MPU data bus
IOCS
MCS
HWR
LWR
RD
RESET
BHE
WAIT
MPUSEL
MPUCLK
OSC1
OSC2
VRAM
9600-byte
69
70
71
72
66
67
68
62
61
LCDENB
CP
LP
FLM
M
1
80
65
64
51
41
10 13 24 25 35 40
32
76
75
74
33 36 37 38 39 73
8
23 34 42 52 53 77
VSS
VDD
N.C
UD <3:0>
LCD display
data bus
LCD control
signal
Display data
transfer clock
Display data latch
pulse
First line marker
signal
LCD alternating
signal
:
43
60
31
15
22
26
50
53
Block Diagram 2 (In case of LCD module built-In system)
3
6
7
9
11 12 14 15
MPU I/F
control
circuit
2
4
5
78
79
20
22
_
26
31
_
53
60
_
Address
buffer
Data
buffer
(Basic timing
control)
Clock
control
Bus arbiter
timing
control
Control
register
LCD display
timing
control
circuit
LCD display
data
control
circuit
Oscillator output
Oscillator input
Read strobe
Low write strobe
Control register
chip select
MPU address
bus
A <4:1>
D <7:0>
MPU data bus
IOCS
LWR
RD
OSC1
OSC2
VRAM
9600-byte
69
70
71
72
66
67
68
62
61
LCDENB
CP
LP
FLM
M
1
80
65
64
51
41
10 13 24 25 35 40
32
76
75
74
33 36 37 38 39 73
8
23 34 42 52 63 77
VSS
VDD
N.C
UD <3:0>
LCD
display
data bus
LCD control
signal
Display data
transfer clock
Display data latch
pulse
First line marker
signal
LCD alternating
signal
No use pins
VRAM
address
index
register
Data port
register
:
16
19
43
50
相關PDF資料 |
PDF描述 |
|---|---|
| M66290AGP | UNIVERSAL SERIAL BUS CONTROLLER, PQFP48 |
| M66290AFP | UNIVERSAL SERIAL BUS CONTROLLER, PQFP48 |
| M66291GP | UNIVERSAL SERIAL BUS CONTROLLER, PQFP48 |
| M68HC08AZ0 | 8-BIT, EEPROM, 8 MHz, MICROCONTROLLER, PQFP100 |
| M69030 | GRAPHICS PROCESSOR, PBGA278 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| M66272 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:LCD CONTROLLER with VRAM |
| M66272FP | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:LCD CONTROLLER with VRAM |
| M66273FP | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:LCD CONTROLLER with VRAM |
| M66280FP | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:5120 x 8-BIT LINE MEMORY |
| M66280FP(#TB0T) | 制造商:Renesas Electronics Corporation 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。