
Table of Contents, Rev. 4
xi
Freescale Semiconductor
14.6
14.6.1
14.6.2
14.6.3
14.6.4
14.6.5
14.6.6
14.6.7
14.6.8
14.6.9
14.6.10
14.6.11
Register Description (TOD_BASE = $1FFFC0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-8
TOD Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-8
Time-of-Day Control Status (TODCS). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-9
Time-of-Day Clock Scaler (TODCSL). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-11
Time-of-Day Seconds Counter (TODSEC). . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-11
Time-of-Day Seconds Alarm Register (TODSAL). . . . . . . . . . . . . . . . . . . . . . . . 14-12
Time-of-Day Minutes Register (TODMIN). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-12
Time-of-Day Minutes Alarm Register (TODMAL) . . . . . . . . . . . . . . . . . . . . . . . . 14-13
Time-of-Day Hours Register (TODHR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-13
Time-of-Day Hours Alarm Register (TODHAL). . . . . . . . . . . . . . . . . . . . . . . . . . 14-13
Time-of-Day Days Register (TODDAY) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-14
Time-of-Day Days Alarm Register (TODDAL) . . . . . . . . . . . . . . . . . . . . . . . . . . 14-14
Chapter 15
General Purpose Input/Output (GPIO)
15.1
15.2
15.3
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-3
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-3
Block Diagram
15-3
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-4
Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-4
Normal Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-4
GPIO Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-4
GPIO Configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-5
Module Memory Maps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-5
Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-9
Port A Peripheral Enable Register (GPIOA_PER) . . . . . . . . . . . . . . . . . . . . . . . 15-10
Port B Peripheral Enable Register (GPIOB_PER) . . . . . . . . . . . . . . . . . . . . . . . 15-10
Port C Peripheral Enable Register (GPIOC_PER) . . . . . . . . . . . . . . . . . . . . . . . 15-11
Port D Peripheral Enable Register (GPIOD_PER) . . . . . . . . . . . . . . . . . . . . . . . 15-11
Port E Peripheral Enable Register (GPIOE_PER) . . . . . . . . . . . . . . . . . . . . . . . 15-12
Port F Peripheral Enables Register (GPIOF_PER). . . . . . . . . . . . . . . . . . . . . . . 15-12
Port G Peripheral Enables Register (GPIOG_PER) . . . . . . . . . . . . . . . . . . . . . . 15-13
Port H Peripheral Enables Register (GPIOH_PER) . . . . . . . . . . . . . . . . . . . . . . 15-13
Port A Data Direction Register (GPIOA_DDR) . . . . . . . . . . . . . . . . . . . . . . . . . . 15-14
15.8.10
Port B Data Direction Register (GPIOB_DDR) . . . . . . . . . . . . . . . . . . . . . . . . . . 15-14
15.8.11
Port C Data Direction Register (GPIOC_DDR). . . . . . . . . . . . . . . . . . . . . . . . . . 15-15
15.8.12
Port D Data Direction Register (GPIOD_DDR). . . . . . . . . . . . . . . . . . . . . . . . . . 15-15
15.8.13
Port E Data Direction Register (GPIOE_DDR) . . . . . . . . . . . . . . . . . . . . . . . . . . 15-16
15.8.14
Port F Data Direction Register (GPIOF_DDR) . . . . . . . . . . . . . . . . . . . . . . . . . . 15-16
15.4
15.5
15.5.1
15.5.2
15.6
15.7
15.8
15.8.1
15.8.2
15.8.3
15.8.4
15.8.5
15.8.6
15.8.7
15.8.8
15.8.9