- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377000 > DSP56367P (飛思卡爾半導體(中國)有限公司) 24-Bit Audio Digital Signal Processor PDF資料下載
參數(shù)資料
| 型號： | DSP56367P |
| 廠商： | 飛思卡爾半導體(中國)有限公司 |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | 24-Bit Audio Digital Signal Processor |
| 中文描述： | 24位音頻數(shù)字信號處理器 |
| 文件頁數(shù)： | 71/100頁 |
| 文件大?。?/td> | 1039K |
| 代理商： | DSP56367P |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁當前第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁
Enhanced Serial Audio Interface Timing
DSP56367 Technical Data, Rev. 2.1
Freescale Semiconductor
3-47
454
TXC rising edge to data out valid
—
23 + 0.5
×
T
C
21.0
—
—
26.5
21.0
x ck
i ck
ns
455
TXC rising edge to data out high impedance
9
—
—
—
—
31.0
16.0
x ck
i ck
ns
456
TXC rising edge to transmitter #0 drive enable
deassertion
9
—
—
—
—
34.0
20.0
x ck
i ck
ns
457
FST input (bl, wr) setup time before TXC falling
edge
8
—
—
2.0
21.0
—
—
x ck
i ck
ns
458
FST input (wl) to data out enable from high
impedance
—
—
—
27.0
—
ns
459
FST input (wl) to transmitter #0 drive enable
assertion
—
—
—
31.0
—
ns
460
FST input (wl) setup time before TXC falling edge
—
—
2.0
21.0
—
—
x ck
i ck
ns
461
FST input hold time after TXC falling edge
—
—
4.0
0.0
—
—
x ck
i ck
ns
462
Flag output valid after TXC rising edge
—
—
—
—
32.0
18.0
x ck
i ck
ns
463
HCKR/HCKT clock cycle
—
—
40.0
—
ns
464
HCKT input rising edge to TXC output
—
—
—
27.5
ns
465
HCKR input rising edge to RXC output
—
—
—
27.5
ns
1
The timing values calculated are based on simulation data at 150MHz. Tester restrictions limit ESAI testing to lower clock
frequencies.
2
ESAI_1 specs match those of ESAI_0.
3
V
CC
= 1.8 V ± 5%; T
J
= –40°C to +95°C, C
L
= 50 pF
4
i ck = internal clock
x ck = external clock
i ck a = internal clock, asynchronous mode (asynchronous implies that TXC and RXC are two different clocks)
i ck s = internal clock, synchronous mode (synchronous implies that TXC and RXC are the same clock)
5
bl = bit length
wl = word length
wr = word length relative
6
TXC(SCKT pin) = transmit clock
RXC(SCKR pin) = receive clock
FST(FST pin) = transmit frame sync
FSR(FSR pin) = receive frame sync
HCKT(HCKT pin) = transmit high frequency clock
HCKR(HCKR pin) = receive high frequency clock
7
For the internal clock, the external clock cycle is defined by Icyc and the ESAI control register.
Table 3-19 Enhanced Serial Audio Interface Timing
1, 2
(continued)
No.
Characteristics
3, 4, 5
Symbol
Expression
Min
Max
Condition
6
Unit
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP56367UM | 24-Bit Audio Digital Signal Processor |
| DSP56600 | Implementing Viterbi Decoders Using the VSL Instruction on DSP Families |
| DSP56852E | 16-bit Digital Signal Controllers |
| DSP56852VFE | 16-bit Digital Signal Controllers |
| DSP56853E | 16-bit Digital Signal Controllers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56367UM | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:24-Bit Audio Digital Signal Processor |
| DSP56371 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:high density CMOS device |
| DSP56371AF180 | 制造商:Freescale Semiconductor 功能描述: |
| DSP56371D | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:high density CMOS device |
| DSP56371UM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:DSP56371UM |
發(fā)布緊急采購，3分鐘左右您將得到回復。