- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377000 > DSP56367P (飛思卡爾半導體(中國)有限公司) 24-Bit Audio Digital Signal Processor PDF資料下載
參數(shù)資料
| 型號： | DSP56367P |
| 廠商： | 飛思卡爾半導體(中國)有限公司 |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | 24-Bit Audio Digital Signal Processor |
| 中文描述： | 24位音頻數(shù)字信號處理器 |
| 文件頁數(shù)： | 31/100頁 |
| 文件大?。?/td> | 1039K |
| 代理商： | DSP56367P |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁
Reset, Stop, Mode Select, and Interrupt Timing
DSP56367 Technical Data, Rev. 2.1
Freescale Semiconductor
3-7
3.9
Reset, Stop, Mode Select, and Interrupt Timing
Table 3-7 Reset, Stop, Mode Select, and Interrupt Timing
1
No.
Characteristics
Expression
Min
Max
Unit
8
Delay from RESET assertion to all pins at reset value
2
—
—
26.0
ns
9
Required RESET duration
3
Power on, external clock generator, PLL disabled
Power on, external clock generator, PLL enabled
Power on, Internal oscillator
During STOP, XTAL disabled
During STOP, XTAL enabled
During normal operation
50
×
ET
C
1000
×
ET
C
75000
×
ET
C
75000
×
ET
C
2.5
×
T
C
2.5
×
T
C
333.4
6.7
500
500
16.7
16.7
—
—
—
—
—
—
ns
μ
s
μ
s
μ
s
ns
ns
10
Delay from asynchronous RESET deassertion to first
external address output (internal reset deassertion)
4
Minimum
Maximum
3.25
×
TC + 2.0
20.25
×
TC + 10
23.7
—
—
145.0
ns
11
Syn reset setup time from RESET
Maximum
T
C
—
6.7
ns
12
Syn reset deassert delay time
Minimum
Maximum
3.25
×
T
C
+ 1.0
20.25
×
T
C
+ 5.0
22.7
—
—
140.0
ns
13
Mode select setup time
30.0
—
ns
14
Mode select hold time
0.0
—
ns
15
Minimum edge-triggered interrupt request assertion width
4.4
—
ns
16
Minimum edge-triggered interrupt request deassertion width
4.4
—
ns
17
Delay from IRQA, IRQB, IRQC, IRQD, NMI assertion to
external memory access address out valid
Caused by first interrupt instruction fetch
Caused by first interrupt instruction execution
4.25
×
T
C
+ 2.0
7.25
×
T
C
+ 2.0
30.3
50.3
—
—
ns
18
Delay from IRQA, IRQB, IRQC, IRQD, NMI assertion to
general-purpose transfer output valid caused by first interrupt
instruction execution
10
×
T
C
+ 5.0
71.7
—
ns
19
Delay from address output valid caused by first interrupt
instruction execute to interrupt request deassertion for level
sensitive fast interrupts
5, 6, 7
(WS + 3.75)
×
T
C
– 10.94
—
Note 8
ns
20
Delay from RD assertion to interrupt request deassertion for
level sensitive fast interrupts
5, 6, 7
(WS + 3.25)
×
T
C
– 10.94
—
Note 8
ns
相關PDF資料 |
PDF描述 |
|---|---|
| DSP56367UM | 24-Bit Audio Digital Signal Processor |
| DSP56600 | Implementing Viterbi Decoders Using the VSL Instruction on DSP Families |
| DSP56852E | 16-bit Digital Signal Controllers |
| DSP56852VFE | 16-bit Digital Signal Controllers |
| DSP56853E | 16-bit Digital Signal Controllers |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56367UM | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:24-Bit Audio Digital Signal Processor |
| DSP56371 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:high density CMOS device |
| DSP56371AF180 | 制造商:Freescale Semiconductor 功能描述: |
| DSP56371D | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:high density CMOS device |
| DSP56371UM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:DSP56371UM |
發(fā)布緊急采購，3分鐘左右您將得到回復。