參數(shù)資料
型號: ARM7TDMI
廠商: LSI Corporation
英文描述: 32-Bit Advanced RISC Machines(ARM) Microprocessor Core(32位ARM微處理器內(nèi)核芯片)
中文描述: 32位先進RISC機器公司(ARM)的微處理器核心(32位ARM的微處理器內(nèi)核芯片)
文件頁數(shù): 140/208頁
文件大?。?/td> 2420K
代理商: ARM7TDMI
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁當前第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁
8-30
Debug Interface
8.12 PC Behavior During Debug
In order that the core may be forced to branch back to the place at which
program flow was interrupted by debug, the debugger must keep track of
what happens to the PC. There are five cases: breakpoint, watchpoint,
watchpoint when another exception occurs, debug request, and system
speed access.
8.12.1 Breakpoint
Entry to the debug state from a breakpoint advances the PC by four
addresses, or 16 bytes. Each instruction executed in debug state
advances the PC by one address, or 4 bytes. The normal way to exit
from debug state after a breakpoint is to remove the breakpoint, and
branch back to the previous breakpoint address.
For example, if the core entered debug state from a breakpoint set on a
given address and two debug speed instructions were executed, a
branch of
7 addresses must occur (4 for debug entry, + 2 for the
instructions, + 1 for the final branch). The following sequence shows the
data scanned into scan chain 1. This is MSB first, and so the first digit
is the value placed in the BREAKPT bit, followed by the instruction data.
0 E0802000
1 E1826001
0 EAFFFFF9
; ADD R2, R0, R0
; ORR R6, R2, R1
; B -7 (2’s complement)
Note that once in debug state, a minimum of two instructions must be
executed before the branch, although these may both be NOPs (
MOV R0
,
R0
). For small branches, the final branch could be replaced with a
subtract with the PC as the destination (
SUB PC
,
PC
,
#28
in the above
example).
8.12.2 Watchpoints
Returning to program execution after entering debug state from a
watchpoint is done in the same way as described above. Debug entry
adds four addresses to the PC, and every instruction adds one address.
The difference is that since the instruction that caused the watchpoint
has executed, the program returns to the next instruction.
相關PDF資料
PDF描述
ART10012T 28V Input, Triple Output / HYBRID - HIGH RELIABILITY RADIATION HARDENED DC/DC CONVERTER
ART10015T 28V Input, Triple Output / HYBRID - HIGH RELIABILITY RADIATION HARDENED DC/DC CONVERTER
ART2812T 28V Input, Triple Output / HYBRID - HIGH RELIABILITY RADIATION HARDENED DC/DC CONVERTER
ART28XXT 28V Input, Triple Output / HYBRID - HIGH RELIABILITY RADIATION HARDENED DC/DC CONVERTER
AS115-61 GaAs IC SP4T Non-Reflective Switch DC-2 GHz
相關代理商/技術參數(shù)
參數(shù)描述
ARM7TDMI_G 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Technical Reference Manual
ARM7TDMI-S 制造商:未知廠家 制造商全稱:未知廠家 功能描述:周立功的中文ARM7TDI文檔
ARM920T 制造商:未知廠家 制造商全稱:未知廠家 功能描述:System-on-Chip Platform OS Processor
ARM940T 制造商:未知廠家 制造商全稱:未知廠家 功能描述:TECHNICAL REFERENCE MANUAL
ARM946E-S 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM946E-S Microprocessor Core with Cache technical manual 6/01