
List of Tables
7
23932 Rev 3.00 April 2003
AMD Opteron
Processor Data Sheet
List of Tables
Table 1.
DIMM Configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Table 2.
DRAM Interface Speed vs. CPU Core Clock Multiplier . . . . . . . . . . . . . . . . . . . . . . . 17
Table 3.
Total Memory Sizes Per Chip Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Table 4.
Processor Capabilities Mapped to ACPI States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Table 5.
Pin List by Name. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Table 6.
Pin Description Table Definitions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Table 7.
HyperTransport
Technology Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Table 8.
DDR SDRAM Memory Interface Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Table 9.
Clock Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Table 10.
Miscellaneous Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Table 11.
VID[4:0] Encoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Table 12.
JTAG Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Table 13.
Debug Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Table 14.
Reset Pin State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Table 15.
Absolute Maximum Ratings for AMD Opteron
Processor. . . . . . . . . . . . . . . . . . . . 51
Table 16.
DC Operating Conditions for HyperTransport
Technology Interface . . . . . . . . . . . 52
Table 17.
AC Operating Conditions for HyperTransport
Technology Interface . . . . . . . . . . . 53
Table 18.
Internal Termination for HyperTransport
Technology Interface . . . . . . . . . . . . . . . 54
Table 19.
DC Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Table 20.
AC Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Table 21.
Input Capacitance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Table 22.
Slew Rate of DDR SDRAM Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Table 23.
Package Routing Skew . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Table 24.
Electrical AC Timing Characteristics for DDR SDRAM Signals . . . . . . . . . . . . . . . . 59
Table 25.
DC Operating Conditions for THERMTRIP_L Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Table 26.
DC Operating Conditions for CLKIN_H/L and FBCLKOUT_H/L Pins. . . . . . . . . . . 67
Table 27.
AC Operating Conditions for THERMTRIP_L Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Table 28.
AC Operating Conditions for CLKIN_H/L and FBCLKOUT_H/L Pins. . . . . . . . . . . 68