- 您現在的位置：買賣IC網 > PDF目錄366550 > AM79C970AVCW (ADVANCED MICRO DEVICES INC) PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product PDF資料下載
參數資料
| 型號： | AM79C970AVCW |
| 廠商： | ADVANCED MICRO DEVICES INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product |
| 中文描述： | 2 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, PQFP144 |
| 封裝： | TQFP-144 |
| 文件頁數： | 168/219頁 |
| 文件大?。?/td> | 1065K |
| 代理商： | AM79C970AVCW |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁當前第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁
AMD
P R E L I M I N A R Y
168
Am79C970A
start of a new frame and starts a
new transmission.
UFLO is set by the PCnet-PCI II
controller
and
the host.
cleared
by
29
EXDEF
Excessive Deferral. Indicates
that the transmitter has experi-
enced Excessive Deferral on this
transmit frame, where Excessive
Deferral is defined in ISO 8802-3
(IEEE/ANSI 802.3). Excessive
Deferral will also set the interrupt
bit EXDINT (CSR5, bit 7).
28
LCOL
Late Collision indicates that a
collision has occurred after the
first slot time of the channel has
elapsed. The PCnet-PCI II con-
troller does not retry on late
collisions. LCOL is set by
the PCnet-PCI II controller and
cleared by the host.
27
LCAR
Loss of Carrier is set when
the
carrier
is
a PCnet-PCI II controller-initiated
transmission when in AUI or
GPSI mode and the device is op-
erating in half-duplex mode. The
PCnet-PCI II controller does not
retry upon loss of carrier. It will
continue to transmit the whole
frame until done. LCAR will not
be set when the device is operat-
ing in full-duplex mode and the
AUI or GPSI port is active. LCAR
is not valid in Internal Loopback
Mode.
LCAR
the PCnet-PCI II controller and
cleared by the host.
lost
during
is
set
by
In 10BASE-T mode, LCAR will
be set when the T-MAU was
in
Link
Fail
the transmission.
state
during
26
RTRY
Retry error indicates that the
transmitter has failed after 16 at-
tempts to successfully transmit a
message, due to repeated colli-
sions on the medium. If DRTY is
set to ONE in the MODE register,
RTRY will set after 1 failed trans-
mission attempt. RTRY is set by
the PCnet-PCI II controller and
cleared by the host.
25–16
TDR
Time Domain Reflectometer re-
flects the state of an internal
PCnet-PCI II controller counter
that counts at a 10 MHz rate from
the start of a transmission to the
occurrence of a collision or loss
of carrier. This value is useful in
determining the approximate
distance to a cable fault. The
TDR value is written by the
PCnet-PCI II controller and is
valid only if RTRY is set.
Note that 10 MHz gives very low
resolution and in general has
not been found to be particularly
useful. This feature is here
primarily
to
compatibility with the C-LANCE
device (Am79C90).
maintain
full
15–4
RES
Reserved locations.
3–0
TRC
Transmit Retry Count. Indicates
the number of transmit retries
of the associated packet. The
maximum count is 15. However,
if a RETRY error occurs, the
count will roll over to ZERO. In
this case only, the Transmit Retry
Count value of ZERO should be
interpreted as meaning 16. TRC
is written by the PCnet-PCI II
controller into the last transmit
descriptor of a frame, or when
an error terminates a frame.
Valid only when OWN is cleared
to ZERO.
TMD3
Bit
Name
Description
31–0
RES
Reserved locations.
相關PDF資料 |
PDF描述 |
|---|---|
| AM79C970 | PCnetTM-PCI Single-Chip Ethernet Controller for PCI Local Bus |
| AM79C971VCW | PCnet⑩-FAST Single-Chip Full-Duplex 10/100 Mbps Ethernet Controller for PCI Local Bus |
| AM79C971 | PCnet⑩-FAST Single-Chip Full-Duplex 10/100 Mbps Ethernet Controller for PCI Local Bus |
| AM79C971KCW | IC LOGIC 16211 24-BIT FET BUS SWITCH -40+85C TSSOP-56 35/TUBE |
| AM79C972BKCW | PCnet⑩-FAST+ Enhanced 10/100 Mbps PCI Ethernet Controller with OnNow Support |
相關代理商/技術參數 |
參數描述 |
|---|---|
| AM79C970AVI\\W | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AM79C970AVI\W | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AM79C970AVIW | 制造商:Rochester Electronics LLC 功能描述: |
| AM79C970AVW | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AM79C970AWW WAF | 制造商:Advanced Micro Devices 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。