- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄379500 > UPD61052 (NEC Corp.) MOS INTEGRATED CIRCUIT MPEG2 AUDIO/VIDEO ENCODER PDF資料下載
參數(shù)資料
| 型號(hào)： | UPD61052 |
| 廠商： | NEC Corp. |
| 英文描述： | MOS INTEGRATED CIRCUIT MPEG2 AUDIO/VIDEO ENCODER |
| 中文描述： | 馬鞍山集成電路MPEG2音頻/視頻編碼器 |
| 文件頁(yè)數(shù)： | 49/106頁(yè) |
| 文件大?。?/td> | 824K |
| 代理商： | UPD61052 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)當(dāng)前第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)
Data Sheet S15082EJ4V0DS
49
μ
PD61051, 61052
3.2.8
ROM access cycle register
Address
Bit7
Bit6
Bit5
Bit4
Bit3
Bit2
Bit1
Bit0
R/W
35H
iROM2 to iROM0
R/W
Mask ROM cycle
It specifies the access cycle of the instruction ROM of internal CPU when connecting host CPU interface with the
serial bus. The reset of the RESET pin or ALL RESET of the reset register initializes this address to 7H.
Bit
Field
Function
Initial value
7 to 3
Reserved (Set 0)
2 to 0
iROM2 to
iROM0
Access cycle of instruction ROM
0: Reserved, 1 to 7: (Setting value+2) by 24.6 MHz
7H
3.2.9
Port setup register
Address
Bit7
Bit6
Bit5
Bit4
Bit3
Bit2
Bit1
Bit0
R/W
36H
ISREQ
OSVLD
R/W
Port setup
This register sets the active polarity of ISREQ and OSVLD. The reset of the RESET pin or ALL RESET of the
reset register initializes this address to 0H.
Bit
Field
Function
Initial value
7 to 2
Reserved (Set 0)
1
ISREQ
Active polarity of ISREQ
0: Low active of request, 1: High active of request
0
0
OSVLD
Active polarity of OSVLD/OSRDY
0: Low active of valid/ready
1: High active of valid/ready
0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD61052GD-LML | MOS INTEGRATED CIRCUIT MPEG2 AUDIO/VIDEO ENCODER |
| UPD61052GD-LML-A | MOS INTEGRATED CIRCUIT MPEG2 AUDIO/VIDEO ENCODER |
| UPD6376GS | TP Series Rocker Switch, 2 pole, 3 position, IWTS (14-16 Gage) terminal, Above Panel Mounting |
| UPD6376 | AUDIO 2-CHANNEL 16-BIT D/A CONVERTER |
| UPD7001 | 8-BIT CMOS SERIAL I/O ANALOG-TO-DIGITAL CONVERTER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD61052GD-LML | 制造商:NEC 制造商全稱(chēng):NEC 功能描述:MOS INTEGRATED CIRCUIT MPEG2 AUDIO/VIDEO ENCODER |
| UPD61052GD-LML-A | 制造商:NEC 制造商全稱(chēng):NEC 功能描述:MOS INTEGRATED CIRCUIT MPEG2 AUDIO/VIDEO ENCODER |
| UPD6105C002 | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Consumer IC |
| UPD61171 | 制造商:NEC 制造商全稱(chēng):NEC 功能描述:SECOND GENERATION ENHANCED MULTIMEDIA ARCHITECTURE PROCESSOR FOR DVD RECORDER/PERSONAL VIDEO RECORDERS |
| UPD61171F1-XYZ-MN2-A | 制造商:NEC 制造商全稱(chēng):NEC 功能描述:SECOND GENERATION ENHANCED MULTIMEDIA ARCHITECTURE PROCESSOR FOR DVD RECORDER/PERSONAL VIDEO RECORDERS |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。