- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359141 > MC68HC08KH12A (飛思卡爾半導(dǎo)體(中國)有限公司) Microcontrollers PDF資料下載
參數(shù)資料
| 型號： | MC68HC08KH12A |
| 廠商： | 飛思卡爾半導(dǎo)體(中國)有限公司 |
| 英文描述： | Microcontrollers |
| 中文描述： | 微控制器 |
| 文件頁數(shù)： | 78/178頁 |
| 文件大?。?/td> | 925K |
| 代理商： | MC68HC08KH12A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁當(dāng)前第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁
Clock Generator Module (CGM)
MC68HC08KH12A Data Sheet, Rev. 1.1
78
Freescale Semiconductor
8.8.4 Reaction Time Calculation
The actual acquisition and lock times can be calculated using the equations below. These equations yield
nominal values under the following conditions:
Correct selection of filter capacitor, C
F
(See
8.8.3 Choosing a Filter Capacitor
.)
Room temperature operation
Negligible external leakage on CGMXFC
Negligible noise
The K factor in the equations is derived from internal PLL parameters. K
ACQ
is the K factor when the PLL
is configured in acquisition mode, and K
TRK
is the K factor when the PLL is configured in tracking mode.
(See
8.3.4 Acquisition and Tracking Modes
.) Reaction time is based on an initial frequency error, (f
DES
–
f
ORIG
)/f
DES
, of not more than
±
100 percent.
NOTE
The inverse proportionality between the lock time and the reference
frequency.
In automatic bandwidth control mode, the acquisition and lock times are quantized into units based on the
reference frequency. (See
8.3.5 Manual and Automatic PLL Bandwidth Modes
.) A certain number of clock
cycles, n
ACQ
, is required to ascertain that the PLL is within the tracking mode entry tolerance,
TRK
, before
exiting acquisition mode. A certain number of clock cycles, n
TRK
, is required to ascertain that the PLL is
within the lock mode entry tolerance,
LOCK
. Therefore, the acquisition time, t
ACQ
, is an integer multiple of
n
ACQ
/f
RDV
, and the acquisition to lock time, t
AL
, is an integer multiple of n
TRK
/f
RDV
.
In manual mode, it is usually necessary to wait considerably longer than t
LOCKMAX
before selecting the PLL
clock (See
8.3.8 Base Clock Selector Circuit
.), because the factors described in
8.8.2 Parametric
Influences on Reaction Time
may slow the lock time considerably. Automatic bandwidth mode is
recommended for most users.
tACQ
fRDV
VDDA
KACQ
-------8
=
tAL
fRDV
tACQ
VDDA
KTRK
tAL
-----4
=
tLOCKMAX
256tVRDV
+
+
=
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68HC08LT8 | Microcontrollers |
| MC68HC08SR12 | M68HC08 Microcontrollers |
| MC68HC11E0 | HC11 Microcontrollers |
| MC68HC11K0 | HCMOS Microcontroller Unit |
| MC68HC11KMNPEVS | Microcontrollers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HC08KL8B | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:General Release Specification |
| MC68HC08KL8FB | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:General Release Specification |
| MC68HC08KX8 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Microcontrollers |
| MC68HC08LJ12 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Addendum to MC68HC908LJ12 Technical Data |
| MC68HC08LJ12CFB | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Addendum to MC68HC908LJ12 Technical Data |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。