- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369842 > LSIFC919 LSIFC919 Single Channel Fibre Channel I/O Processor technical manual v2.0 10/01 PDF資料下載
參數(shù)資料
| 型號： | LSIFC919 |
| 英文描述： | LSIFC919 Single Channel Fibre Channel I/O Processor technical manual v2.0 10/01 |
| 中文描述： | LSIFC919單通道光纖通道I / O處理器技術(shù)手冊2.0 10/01 |
| 文件頁數(shù)： | 46/144頁 |
| 文件大?。?/td> | 1496K |
| 代理商： | LSIFC919 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁當(dāng)前第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁
4-6
Signal Descriptions
PERR/
AC8
S/T/S
16 mA
Parity Error
may be pulsed active by an agent
that detects a parity error. PERR/ can be used by
any agent to signal data corruption. However, on
detection of a PERR/ pulse, the central resource
may generate a nonmaskable interrupt to the
host CPU, which often implies the system will be
unable to continue operation once error
processing is complete.
SERR/
AB8
O
16 mA
System Error
is an open drain output used to
report address parity errors and data parity errors
on the Special Cycle command.
PAR
AA8
T/S
16 mA
Parity
is the even parity bit that protects the
AD[31:0] and C_BE[3:0]/ lines. Parity covers both
the address and command bits during the
address phase, and both data bits and byte
enables during the data phase.
PAR64
AA17
T/S
16 mA
Parity64
is the even parity bit that protects the
AD[63:32] and C_BE[7:4]/ lines. Parity covers
both the address and command bits during the
address phase, and both data bits and byte
enables during the data phase. This pad contains
an internal 25
μ
A pull-up.
INTA/
V2
O
16 mA
Interrupt
. This signal, when asserted LOW,
indicates that a device is requesting service from
its host device driver.
M66EN
AB10
I
N/A
Enable 66 MHz
is asserted HIGH from the
system if the board is in a 66 MHz slot. This pad
contains an internal 100
μ
A pull-up.
FSELPCI
B8
I
N/A
PCI FSN Select
, when asserted HIGH, selects
the PCI FSN output as the internal PCI Clock
Tree source. This FSN is intended to phase shift
the input PCICLK signal for clock insertion
controllability. The FSN is bypassed automatically
in 33 MHz systems (M66EN deasserted). When
this pin is LOW, the PCI Clock Tree is sourced
directly by the PCICLK signal. This pad contains
an internal 100
μ
A pull-up.
Table 4.1
PCI Interface (Cont.) Signals
Name
BGA Pos
Type
Strength Description
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LSIFC929 | LSIFC929 dual channel fibre solutions |
| LSIFC929X | LSIFC929X dual channel fibre solutions |
| LSIU160 | LSIU160 Ultra160 SCSI host adapter |
| LSIU40HVD | LSIU40HVD PCI to Dual Channel SCSI host adapter user＇s guide v2.2 8/02 |
| LSIU40SE | LSIU40SE Dual Channel PCI to Ultra SCSI host adapter user＇s guide v2.2 8/02 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LSIFC919-329BGA | 制造商:LSI Corporation 功能描述:Fiber Controller 329-Pin BGA |
| LSIFC919X | 制造商:LSI Corporation 功能描述:456PBGA LSI APPROVES CUST - Bulk |
| LSIFC929 | 制造商:LSI Corporation 功能描述:2G PCI DUAL CHANNEL FC CTL - Bulk |
| LSIFC929-329BGA | 制造商:LSI Corporation 功能描述:Fiber Controller 456-Pin BGA |
| LSIFC929X | 制造商:LSI Corporation 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。