- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369842 > LSIFC919 LSIFC919 Single Channel Fibre Channel I/O Processor technical manual v2.0 10/01 PDF資料下載
參數(shù)資料
| 型號： | LSIFC919 |
| 英文描述： | LSIFC919 Single Channel Fibre Channel I/O Processor technical manual v2.0 10/01 |
| 中文描述： | LSIFC919單通道光纖通道I / O處理器技術(shù)手冊2.0 10/01 |
| 文件頁數(shù)： | 44/144頁 |
| 文件大?。?/td> | 1496K |
| 代理商： | LSIFC919 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁當(dāng)前第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁
4-4
Signal Descriptions
AD[63:0]
AC18, Y16,
AB18, AA18,
AC19, Y19,
AB19, AA19,
AC20, AB20,
AC21, AB21,
AC22, AB22,
AC23, AB23,
AA20, AA22,
AA23, Y21,
Y22, Y23, W20,
W21, W22,
W23, V21, V22,
V23, U21, U23,
T20, W3, Y1,
Y2, Y3, AA1,
AA2, AB1, AB2,
AC3, AB3, AC4,
AB4, AA4, AC5,
AB5, Y5, AA9,
AC10, AC11,
AB11, AA11,
AC12, AB12,
AA12, AB13,
AA13, Y13,
AC14, AB14,
AA14, AB15,
AC15
T/S
16 mA
The physical long word
Address and Data
are
multiplexed on the same PCI pins. During the first
clock of a transaction, AD[63:0] contains a
physical byte address. During subsequent clocks,
AD[63:0] contain data. A bus transaction consists
of an address phase followed by one or more
data phases. PCI supports both read and write
bursts. AD[7:0] define the least significant byte,
and AD[63:56] define the most significant byte.
AD[63:32] contain an internal 25
μ
A pull-up.
C_BE[7:0]/
AC16, AA16,
AB16, AC17,
AC2, AA5, Y8,
AC13
T/S
16 mA
Bus
Command and Byte Enables
are
multiplexed on the same PCI pins. During the
address phase of a transaction, C_BE[3:0]/
define the bus command. During the data phase,
C_BE[7:0]/ are used as byte enables. The byte
enables determine which byte lanes carry
meaningful data. C_BE[0]/ applies to the least
significant byte, and C_BE[7]/ to the most
significant byte. Byte enables are active LOW.
C_BE[7:4] contain an internal 25
μ
A pull-up.
IDSEL
AC1
I
N/A
Initialization Device Select
is used as a chip
select in place of the upper 24 address lines
during configuration read and write transactions.
Table 4.1
PCI Interface (Cont.) Signals
Name
BGA Pos
Type
Strength Description
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LSIFC929 | LSIFC929 dual channel fibre solutions |
| LSIFC929X | LSIFC929X dual channel fibre solutions |
| LSIU160 | LSIU160 Ultra160 SCSI host adapter |
| LSIU40HVD | LSIU40HVD PCI to Dual Channel SCSI host adapter user＇s guide v2.2 8/02 |
| LSIU40SE | LSIU40SE Dual Channel PCI to Ultra SCSI host adapter user＇s guide v2.2 8/02 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LSIFC919-329BGA | 制造商:LSI Corporation 功能描述:Fiber Controller 329-Pin BGA |
| LSIFC919X | 制造商:LSI Corporation 功能描述:456PBGA LSI APPROVES CUST - Bulk |
| LSIFC929 | 制造商:LSI Corporation 功能描述:2G PCI DUAL CHANNEL FC CTL - Bulk |
| LSIFC929-329BGA | 制造商:LSI Corporation 功能描述:Fiber Controller 456-Pin BGA |
| LSIFC929X | 制造商:LSI Corporation 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。