- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369842 > LSIFC919 LSIFC919 Single Channel Fibre Channel I/O Processor technical manual v2.0 10/01 PDF資料下載
參數(shù)資料
| 型號： | LSIFC919 |
| 英文描述： | LSIFC919 Single Channel Fibre Channel I/O Processor technical manual v2.0 10/01 |
| 中文描述： | LSIFC919單通道光纖通道I / O處理器技術手冊2.0 10/01 |
| 文件頁數(shù)： | 43/144頁 |
| 文件大小： | 1496K |
| 代理商： | LSIFC919 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁當前第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁
4-3
Table 4.1
describes the PCI Interface signals.
Table 4.1
PCI Interface Signals
Name
BGA Pos
Type
Strength Description
PCICLK
Y11
I
N/A
Clock
provides timing for all transactions on the
PCI bus and is an input to every PCI device. The
LSIFC909 samples all other PCI signals on the
rising edge of PCICLK, and other timing
parameters are defined with respect to this edge.
RST/
V3
I
N/A
Reset
forces the PCI sequencer of the device to
a known state. All 3-state and sustained
3-state signals are forced to a high impedance
state, and all internal logic is reset. The RST/
input is synchronized internally to the rising edge
of PCICLK. The PCICLK input must be active
while RST/ is asserted to properly reset the
device.
GNT/
W1
I
N/A
Grant
indicates to the agent that access to the
PCI bus has been granted. This is a point-to-point
signal. Every master has its own GNT/.
REQ/
W2
O
16 mA
Request
indicates to the system arbiter that this
agent desires use of the PCI bus. This is a point-
to-point signal. Every master has its own REQ/.
REQ64/
Y15
O
16 mA
Request64
indicates that the current bus master
desires to transfer data using 64 bits. REQ64/ is
sampled at the end of reset to indicate the
presence of a 64-bit bus.
ACK64/
AA15
S/T/S
16 mA
Acknowledge64
is an input from the target that
decodes the address, and indicates that the
target is willing to complete a 64-bit transfer. The
LSIFC909 may also assert this signal when
accessed as a slave to complete a 64-bit transfer.
相關PDF資料 |
PDF描述 |
|---|---|
| LSIFC929 | LSIFC929 dual channel fibre solutions |
| LSIFC929X | LSIFC929X dual channel fibre solutions |
| LSIU160 | LSIU160 Ultra160 SCSI host adapter |
| LSIU40HVD | LSIU40HVD PCI to Dual Channel SCSI host adapter user＇s guide v2.2 8/02 |
| LSIU40SE | LSIU40SE Dual Channel PCI to Ultra SCSI host adapter user＇s guide v2.2 8/02 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| LSIFC919-329BGA | 制造商:LSI Corporation 功能描述:Fiber Controller 329-Pin BGA |
| LSIFC919X | 制造商:LSI Corporation 功能描述:456PBGA LSI APPROVES CUST - Bulk |
| LSIFC929 | 制造商:LSI Corporation 功能描述:2G PCI DUAL CHANNEL FC CTL - Bulk |
| LSIFC929-329BGA | 制造商:LSI Corporation 功能描述:Fiber Controller 456-Pin BGA |
| LSIFC929X | 制造商:LSI Corporation 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復。