- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366550 > AM79C961AKIW (ADVANCED MICRO DEVICES INC) PCnet⑩-ISA II Jumperless, Full Duplex Single-Chip Ethernet Controller for ISA PDF資料下載
參數(shù)資料
| 型號： | AM79C961AKIW |
| 廠商： | ADVANCED MICRO DEVICES INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | PCnet⑩-ISA II Jumperless, Full Duplex Single-Chip Ethernet Controller for ISA |
| 中文描述： | 2 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, PQFP132 |
| 封裝： | PLASTIC, QFP-132 |
| 文件頁數(shù)： | 120/206頁 |
| 文件大小： | 1507K |
| 代理商： | AM79C961AKIW |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁當(dāng)前第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁
120
Am79C961A
0
COL E
Enable Collision Signal. Indi-
cates collision activity on the
network.
0 disables the signal, 1 enables
the signal.
ISACSR8: Software Configuration Register
(Read-Only Register)
ISACSR9: Miscellaneous Configuration 2
Bit
Name
Description
1
AUIFD
AUI Full Duplex. AUIFD controls
whether Full Duplex operation
on the AUI port is enabled.
AUIFD is only meaningful if
FDEN (ISACSR9, bit 0) is set to
ONE. If the FDEN bit is ZERO,
the AUI port will always operate
in Half Duplex mode. In addition,
if FDEN is set to ONE but the
AUIFD bit is reset to ZERO, the
AUI port will always operate in
Half Duplex mode. If FDEN is set
to ONE and AUIFD is set to
ONE, Full Duplex operation on
the AUI port is enabled.
AUIFD is read/write accessible
always. It is reset to ZERO by
the RESET pin, and is unaffect-
ed by reading the Reset register
or setting the STOP bit.
Full Duplex Enable. FDEN con-
trols whether Full Duplex opera-
tion is enabled. When FDEN is
cleared, Full Duplex operation
is not enabled and the PC-
net-ISA II will always operate in
the Half Duplex mode. When
FDEN is set, the PCnet-ISA II
will operate in Full Duplex mode
when the 10BASE-T or GPSI
port is enabled or when the AUI
port is enabled and the AUIFD
(ISACSR9, bit 1) bit is set. Note
0
FDEN
that Full Duplex operation will
not
be
enabled
10BASE-T port if DLNKST
(CSR15, bit 12) is set.
FDEN is read/write accessible
always. It is reset to ZERO by
the RESET pin, and is unaffect-
ed by reading the Reset register
or setting the STOP bit.
on
the
Initialization Block
The figure below shows the Initialization Block memory
configuration. Note that the Initialization Block must be
based on a word (16-bit) boundary.
RLEN and TLEN
The TLEN and RLEN fields in the initialization block are
3 bits wide, occupying bits 15,14, and 13, and the value
in these fields determines the number of Transmit and
Receive Descriptor Ring Entries (DRE) which are used
in the descriptor rings. Their meaning is as follows:
If a value other than those listed in the above table is
desired, CSR76 and CSR78 can be written after initializa-
tion is complete. See the description of the appropriate
CSRs.
Bit
Description
15-12
Read-only image of SRAM(3:0) of PnP register
0x48-0x49.
11-8
Read-only image of BPAM(3:0) of PnP register
0x40-0x41.
7-4
Read-only image of IRQSEL(3:0) of PnP
register 0x70.
3
Read only bit indicating whether the SRAM is
activated as a
memory
resource. Set when the
Shared Memory is not activated as an ISA
memory resource.
2-0
Read-only image of DMASEL(2:0) of PnP
register 0x74.
Address
Bits
15
–
12
Bits
11
–
8
Bits
7
–
4
Bits
3
–
0
IADR+00
MODE 15
–
00
IADR+02
PADR 15
–
00
IADR+04
PADR 31
–
16
IADR+06
PADR 47
–
32
IADR+08
LADRF 15
–
00
IADR+10
LADRF 31
–
16
IADR+12
LADRF 47
–
32
IADR+14
LADRF 63
–
48
IADR+16
RDRA 15
–
00
IADR+18
RLEN
RES
RDRA 23
–
16
IADR+20
TDRA 15
–
00
IADR+22
TLEN
RES
TDRA 23
–
16
R/TLEN
# of DREs
000
1
001
2
010
4
011
8
100
16
101
32
110
64
111
128
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AM79C961AVCW | PCnet⑩-ISA II Jumperless, Full Duplex Single-Chip Ethernet Controller for ISA |
| AM79C961AVIW | PCnet⑩-ISA II Jumperless, Full Duplex Single-Chip Ethernet Controller for ISA |
| Am79C965A | PCnet?-32 Single-Chip 32-Bit Ethernet Controller |
| AM79C970AKCW | PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product |
| AM79C970AKC | PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AM79C961APDLUTS | 制造商:Advanced Micro Devices 功能描述: |
| AM79C961AVC | 制造商:Rochester Electronics LLC 功能描述: 制造商:Advanced Micro Devices 功能描述:LAN Node Controller, 144 Pin, TQFP |
| AM79C961AVC/W | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:LAN Node Controller |
| AM79C961AVC\\W | 制造商:Rochester Electronics LLC 功能描述: |
| AM79C961AVC\W | 制造商:Rochester Electronics LLC 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。