- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄381217 > (Z)PSD813F1 Flash In System Programmable Mirocomputer Peripherals(閃速，在系統(tǒng)可編程微控制器外圍器件，1M位閃速存儲(chǔ)器，256K位EEPROM，16K位SRAM) PDF資料下載
參數(shù)資料
| 型號(hào)： | (Z)PSD813F1 |
| 英文描述： | Flash In System Programmable Mirocomputer Peripherals(閃速，在系統(tǒng)可編程微控制器外圍器件，1M位閃速存儲(chǔ)器，256K位EEPROM，16K位SRAM) |
| 中文描述： | Flash在系統(tǒng)可編程Mirocomputer外設(shè)（閃速，在系統(tǒng)可編程微控制器外圍器件，100萬位閃速存儲(chǔ)器，256K位的EEPROM，16K的位的SRAM） |
| 文件頁數(shù)： | 12/130頁 |
| 文件大?。?/td> | 650K |
| 代理商： | (Z)PSD813F1 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁當(dāng)前第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁
PSD813F Famly
Prelimnary
8
5.7 In-SystemProgrammng
Using the JTAG signals on Port C, the entire PSD813F device can be programmed or
erased without the use of the microcontroller. The main Flash memory can also be
programmed in-system by the microcontroller executing the programming algorithms out
of the optional EEPROM, Flash Boot memory, or SRAM. The optional EEPROM or Flash
Boot memory can be programmed the same way by executing out of the main Flash
memory. The PLD logic or other PSD813F configuration can be programmed through the
JTAG port or a device programmer. Table 4 indicates which programming methods can
program different functional blocks of the PSD813F.
PSD813F
Architectural
Overview
(cont.)
JTAG
Device
Programmer
In-SystemParallel
Programmng
Functional Block
Programmng
Main Flash memory
Yes
Yes
Yes
Optional EEPROM/Flash Boot
memory
Yes
Yes
Yes
PLD Array (DPLD
and CPLD)
Yes
Yes
No
PSD Configuration
Yes
Yes
No
Optional OTP Row
No
Yes
Yes
Table 4. Methods of Programmng Dfferent Functional Blocks of the PSD813F
5.8 Power Management Unit
The Power Management Unit (PMU) in the PSD813F gives the user control of the
power consumption on selected functional blocks based on system requirements. The PMU
includes an Automatic Power Down unit (APD) that will turn off device functions due to
microcontroller inactivity. The APD unit has a Power Down Mode that helps reduce power
consumption.
The ZPSD813F also has some bits that are configured at run-time by the MCU to reduce
power consumption of the CPLD. The turbo bit in the PMMR0 register can be turned off and
the CPLD will latch its outputs and go to sleep until the next transition on its inputs.
Additionally, bits in the PMMR2 register can be set by the MCU to block signals from
entering the CPLD to reduce power consumption. See section 9.5.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| (Z)PSD813F3 | Flash In System Programmable Mirocomputer Peripherals(閃速，在系統(tǒng)可編程微控制器外圍器件，1M位閃速存儲(chǔ)器，16K位SRAM) |
| (Z)PSD813F2(中文) | Flash In System Programmable Mirocomputer Peripherals(閃速，在系統(tǒng)可編程微控制器外圍器件，1M位和256K位閃速存儲(chǔ)器，16K位SRAM) |
| (Z)PSD813F3R(中文) | Multi-Chip-Module to Monolithic Flash PSD(閃速，在系統(tǒng)可編程微控制器外圍器件，0M位閃速存儲(chǔ)器，無SRAM) |
| (Z)PSD813F2 | Flash In System Programmable Mirocomputer Peripherals(閃速，在系統(tǒng)可編程微控制器外圍器件，1M位和256K位閃速存儲(chǔ)器，16K位SRAM) |
| (Z)PSD813F3R | Multi-Chip-Module to Monolithic Flash PSD(閃速，在系統(tǒng)可編程微控制器外圍器件，0M位閃速存儲(chǔ)器，無SRAM) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ZPSD813F1-12JI | 制造商:WSI 功能描述: |
| ZPSD813F1-15J | 制造商:WSI 功能描述: |
| ZPSD813F1-15U | 制造商:WSI 功能描述: |
| ZPSD813F1-15UI | 制造商:WSI 功能描述: |
| ZPSD813F1-90U | 制造商:WSI 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。