- 您現(xiàn)在的位置：買賣IC網 > PDF目錄361795 > W83627SF W83627F plus Smart Card Reader Interface. VID Control. GP I/O? PDF資料下載
參數(shù)資料
| 型號： | W83627SF |
| 英文描述： | W83627F plus Smart Card Reader Interface. VID Control. GP I/O? |
| 中文描述： | W83627F加上智能卡閱讀器接口。 VID控制。大獎賽的I / O？ |
| 文件頁數(shù)： | 104/147頁 |
| 文件大?。?/td> | 1348K |
| 代理商： | W83627SF |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁當前第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁
W83627SF
PRELIMINARY
Publication Release Date: Nov. 2000
Revision 0.60
- 97 -
11.6 Smart Card Control Register (SCCR, write only at "base address + 3")
The Smart Card
Control Register controls and defines the parity bit protocol for asynchronous data
communications.
Parity Bit Enable (PBE)
Even Parity Enable (EPE)
Baud rate Divisor Latch Access Bit (BDLAB)
7
6
0
5
0
4
3
2
0
1
1
0
1
Bit 7: BDLAB. When this bit is set to a logical 1 designers can access the divisor (in 16-bit binary
format) from the divisor latches of the baudrate generator during a read or write operation. When
this bit is reset, the Receiver Buffer Register, the Transmitter Buffer Register, or the Interrupt
Control Register can be accessed.
Bit 6 - 5: Reserved. Always 0 when read.
Bit 4: EPE. This bit describes the number of logic 1's in the data word bits and parity bit only when bit 3
is programmed. When this bit is set, an even number of logic 1's are sent or checked. When the
bit is reset, an odd number of logic 1's are sent or checked.
Bit 3: PBE. When this bit is set, the position between the last data bit and the stop bit of the SOUT will
be stuffed with the parity bit at the transmitter. For the receiver, the parity bit in the same position
as the transmitter will be detected.
Bit 2 – 0: Reserved. Bit 2 is always 0 and bit 1 – 0 are always 1 when read.
11.7 Interrupt Enable Register (IER, at "base address + 4")
This register contains global interrupt enable bit of Smart Card interface.
IRQ enable
7
0
6
0
5
0
4
0
3
2
0
1
0
0
0
Bit 7 - 4: Reserved. Always 0 when read.
Bit 3: The Smart Card interface interrupt output is enabled by setting this bit to a logic 1.
Bit 2 – 0: Reserved. Always 0 when read.
相關PDF資料 |
PDF描述 |
|---|---|
| W83697UF | W83697F plus 2 Extra UART (total 4 UART) |
| W83777F | Peripheral IC |
| W83877AD | Peripheral (Multifunction) Controller |
| W83877AF | Peripheral (Multifunction) Controller |
| W83910F | IPMI BMC plus H/W Monitor. UART. 5-sets Master/Slave SMBus. for Server PC Application |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| W83627SF_05 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:WINBOND I/O |
| W83627SF-AW | 制造商:WINBOND 制造商全稱:Winbond 功能描述:WINBOND I/O |
| W83627SF-PW | 制造商:WINBOND 制造商全稱:Winbond 功能描述:WINBOND I/O |
| W83627SG-AW | 功能描述:IC LPC SUPER I/O 128-PQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 專用 系列:* 標準包裝:3,000 系列:- 應用:PDA，便攜式音頻/視頻，智能電話 接口:I²C，2 線串口 電源電壓:1.65 V ~ 3.6 V 封裝/外殼:24-WQFN 裸露焊盤 供應商設備封裝:24-QFN 裸露焊盤（4x4） 包裝:帶卷 (TR) 安裝類型:表面貼裝 產品目錄頁面:1015 (CN2011-ZH PDF) 其它名稱:296-25223-2 |
| W83627THF | 制造商:Nuvoton Technology Corp 功能描述:I/O Controller LPC Controller 128-Pin PQFP |
發(fā)布緊急采購，3分鐘左右您將得到回復。