參數(shù)資料
型號(hào): W83627SF
英文描述: W83627F plus Smart Card Reader Interface. VID Control. GP I/O?
中文描述: W83627F加上智能卡閱讀器接口。 VID控制。大獎(jiǎng)賽的I / O?
文件頁(yè)數(shù): 103/147頁(yè)
文件大?。?/td> 1348K
代理商: W83627SF
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)當(dāng)前第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)
W83627SF
PRELIMINARY
Publication Release Date: Nov. 2000
Revision 0.60
- 96 -
11.5 Smart Card FIFO Control Register (SCFR, write only at "base address + 2")
This register is used to control the FIFO functions of Smart Card interface.
FIFO enable
Receiver FIFO reset
Transmitter FIFO reset
RX interrupt active level (LSB)
RX interrupt active level (MSB)
7
6
5
4
3
2
1
0
Bit 6, 7: These two bits are used to set the active level for the receiver FIFO interrupt. For example, if
the interrupt active level is set as 4 bytes, once there are more than 4 data characters in the
receiver FIFO, the interrupt will be activated to notify the CPU to read the data from the FIFO.
FIFO TRIGGER LEVEL
BIT 7
BIT 6
RX FIFO INTERRUPT ACTIVE LEVEL (BYTES)
0
0
01
0
1
04
1
0
08
1
1
14
Bit 5 - 3: Reserved.
Bit 2: Setting this bit to a logical 1 resets the TX FIFO counter logic to initial state. This bit will be
cleared to a logical 0 by itself after being set to a logical 1.
Bit 1: Setting this bit to a logical 1 resets the RX FIFO counter logic to initial state. This bit will be
cleared to a logical 0 by itself after being set to a logical 1.
Bit 0: This bit enables FIFO of Smart Card interface. This bit should be set to a logical 1 before other
bits of SCFR are programmed.
相關(guān)PDF資料
PDF描述
W83697UF W83697F plus 2 Extra UART (total 4 UART)
W83777F Peripheral IC
W83877AD Peripheral (Multifunction) Controller
W83877AF Peripheral (Multifunction) Controller
W83910F IPMI BMC plus H/W Monitor. UART. 5-sets Master/Slave SMBus. for Server PC Application
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
W83627SF_05 制造商:WINBOND 制造商全稱:Winbond 功能描述:WINBOND I/O
W83627SF-AW 制造商:WINBOND 制造商全稱:Winbond 功能描述:WINBOND I/O
W83627SF-PW 制造商:WINBOND 制造商全稱:Winbond 功能描述:WINBOND I/O
W83627SG-AW 功能描述:IC LPC SUPER I/O 128-PQFP RoHS:是 類(lèi)別:集成電路 (IC) >> 接口 - 專(zhuān)用 系列:* 標(biāo)準(zhǔn)包裝:3,000 系列:- 應(yīng)用:PDA,便攜式音頻/視頻,智能電話 接口:I²C,2 線串口 電源電壓:1.65 V ~ 3.6 V 封裝/外殼:24-WQFN 裸露焊盤(pán) 供應(yīng)商設(shè)備封裝:24-QFN 裸露焊盤(pán)(4x4) 包裝:帶卷 (TR) 安裝類(lèi)型:表面貼裝 產(chǎn)品目錄頁(yè)面:1015 (CN2011-ZH PDF) 其它名稱:296-25223-2
W83627THF 制造商:Nuvoton Technology Corp 功能描述:I/O Controller LPC Controller 128-Pin PQFP