參數(shù)資料
型號： TMS320LC57S
廠商： Texas Instruments, Inc.
元件分類： 數(shù)字信號處理
英文描述： Digital Signal Processors(35/50ns指令周期，并行邏輯單元，可編程PLL，全雙工同步串行口的DSP)
中文描述： 數(shù)字信號處理器（35/50ns指令周期，并行邏輯單元，可編程鎖相環(huán)，全雙工同步串行口的數(shù)字信號處理器）
文件頁數(shù)： 64/87頁
文件大?。?/td> 1864K
代理商： TMS320LC57S
TMS320C5x, TMS320LC5x
DIGITAL SIGNAL PROCESSORS
SPRS030A – APRIL 1995 – REVISED APRIL 1996
64
POST OFFICE BOX 1443
HOUSTON, TEXAS 77251–1443
RESET, INTERRUPT, AND BIO
timing requirements over recommended ranges of supply voltage and operating ambient-air
temperature [H = 0.5t
c(CO)
] (see Figure 19)
’320C5x-40
’320C5x-57
’320LC5x-40
’320LC5x-50
MIN
’320C5x-80
’320C5x-100
’320LC5x-80
UNIT
MAX
MIN
MAX
tsu(IN-COL)
tsu(RS-COL)
tsu(RS-CIL)
tsu(BI-COL)
th(COL-IN)
th(COL-BI)
tw(INL)SYN
tw(INH)SYN
tw(INL)ASY
tw(INH)ASY
tw(RSL)
tw(BIL)SYN
tw(BIL)ASY
td(RSH)
These parameters must be met to use the synchronous timings. Both reset and the interrupts can operate asynchronously. The pulse durations
require an extra half-cycle to ensure internal synchronization.
Values derived from characterization data and not tested
§If in IDLE2, add 4H to these timings.
Setup time, INT1–INT4, NMI before CLKOUT1 low
15
10
ns
Setup time, RS before CLKOUT1 low
15
2H – 5
10
2H – 5
ns
Setup time, RS before X2/CLKIN low
10
7
ns
Setup time, BIO before CLKOUT1 low
Hold time, INT1–INT4, NMI after CLKOUT1 low
15
10
ns
0
0
ns
Hold time, BIO after CLKOUT1 low
0
0
ns
Pulse duration, INT1–INT4, NMI low, synchronous
4H + 15§
2H + 15§
6H + 15§
4H + 15§
4H + 10§
2H + 10§
6H + 10§
4H + 10§
ns
Pulse duration, INT1–INT4, NMI high, synchronous
Pulse duration, INT1–INT4, NMI low, asynchronous
Pulse duration, INT1–INT4, NMI high, asynchronous
ns
ns
ns
Pulse duration, RS low
12H
12H
ns
Pulse duration, BIO low, synchronous
Pulse duration, BIO low, asynchronous
15
10
ns
H + 15
H + 10
ns
Delay time, RS high to reset vector fetch
34H
34H
ns
BIO
RS
X2/CLKIN
tsu(RS-CIL)
tsu(BI-COL)
tsu(IN-COL)
th(COL-BI)
A0–A15
tsu(IN-COL)
tw(INH)SYN
th(COL-IN)
tw(BIL)SYN
td(RSH)
CLKOUT1
tw(RSL)
INT4–INT1
tw(INL)SYN
tsu(RS-COL)
Figure 19. Reset, Interrupt, and BIO Timings
相關PDF資料
PDF描述
TMS320UVC5409 Fixed-Point Digital Signal Processor(定點DSP)
TMS320VC203 Digital Signal Processors(50ns指令周期， 空閑狀態(tài)CPU全關斷，先進的外圍，多種PLL可選)
TN-83 MICROWAVE NOISE TUBES & NOISE SOURCES
TN-101 CONNECTOR ACCESSORY
TN-102 MICROWAVE NOISE TUBES & NOISE SOURCES
相關代理商/技術參數(shù)
參數(shù)描述
TMS320LF2401AVFA 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC Controller RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
TMS320LF2401AVFS 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC 16-Bit Fixed-Pt DSP with Flash RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
TMS320LF2402APGA 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC 16-Bit Fixed-Pt DSP with Flash RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
TMS320LF2402APGAR 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC 18-Bit Univ Bus Drv With 3-State Outputs RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
TMS320LF2402APGS 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC 16-Bit Fixed-Pt DSP with Flash RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*