- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378055 > PM73121 (PMC-SIERRA INC) AAL1 Segmentation And Reassembly Processor PDF資料下載
參數(shù)資料
| 型號： | PM73121 |
| 廠商： | PMC-SIERRA INC |
| 元件分類： | 數(shù)字傳輸電路 |
| 英文描述： | AAL1 Segmentation And Reassembly Processor |
| 中文描述： | ATM SEGMENTATION AND REASSEMBLY DEVICE |
| 文件頁數(shù)： | 35/223頁 |
| 文件大?。?/td> | 2300K |
| 代理商： | PM73121 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁當(dāng)前第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁
PM73121AAL1gator II
PMC-Sierra, Inc.
L
PMC-980620
,VVXH
AAL1 SAR Processor
Data Sheet
35235,(7$5<$1'&21),'(17,$/7230&6,(55$,1&$1')25,76&86720(56,17(51$/86(
Supports Synchronous Residual Time Stamp (SRTS) for unstructured data formats. The
transmit interface generates the 4-bit SRTS code that reflects the difference between the
network clock and the transmitting service clock. If enabled, this SRTS code is inserted
into the Convergence Sublayer Indication (CSI) bit of cells with odd sequence numbers.
Provides data and signaling conditioning on a per-VC basis.
Provides a 2-cell UTOPIA First-In, First-Out (FIFO).
Transmit delay is defined by the following three components: the time to schedule a cell,
the time to build a cell, and the time to transmit a cell. The time to schedule a cell is from
0 to 125 μs for structured data and from 0 to 256 bit times for unstructured data. The time
(in seconds) to build a cell with a full payload is approximately 376 divided by the CBR
(in bps). The time to send a cell depends on the number of cells queued for transmission,
the amount of OAM traffic being inserted by the microprocessor, and the speed at which
cells are accepted by the device connected to the UTOPIA transmitter. Once the payload is
available, each cell takes about 8.5
μ
s to prepare.
Provides optionally generated transmit line clock based on received SRTS values, looped
RL_CLK, or synthesized nominal clock.
2.4
When cells arrive, the AAL1gator II places them in a multiframe buffer based on the channel allo-
cation. The cells are then transmitted to the line interface at the proper time. Other receive inter-
face features include:
Provides a 33 MHz ATM or PHY layer UTOPIA interface. The PHY side can be either
SPHY or MPHY.
Provides per-VC queues.
Provides a 0 to 64 ms receive buffer for E1 (0 to 48 ms if using T1 signaling), a 0 to 48 ms
receive buffer for T1, a 0 to 4 ms receive buffer for E3, and a 0 to 2.9 ms receive buffer for
DS3.
Provides a 0 to 32 ms per-VC Cell Delay Variation Tolerance (CDVT) setting for E1 (0 to
24 ms if using T1 signaling); provides a 0 to 24 ms per-VC CDVT setting for T1 in
increments of 125
μ
s.
Provides a 0 to 2 ms CDVT setting for E3 and a 0 to 1.5 ms CDVT setting for DS3.
Provides overrun and underrun protection.
Provides pointer misalignment protection.
Receives, verifies, and corrects sequence numbers in accordance with ITU-T
Recommendation I.363.1. (refer to
Appendix B, “References”, on page 203
).
Processes sequence numbers in accordance with I.363.1 “Fast SN Algorithm” (refer to
Appendix B, “References”, on page 203
). Sequence number processing can optionally be
disabled on a per queue basis.
Receive Interface Features
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PM73121-RI | AAL1 Segmentation And Reassembly Processor |
| PM73122 | 32 LINK CES/DBCES AAL1 SAR PROCESSOR |
| PM73122-BI | 32 LINK CES/DBCES AAL1 SAR PROCESSOR |
| PM73123 | 8 LINK CES/DBCES AAL1 SAR |
| PM73123-PI | 8 LINK CES/DBCES AAL1 SAR |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PM73121-RI | 制造商:PMC 制造商全稱:PMC 功能描述:AAL1 Segmentation And Reassembly Processor |
| PM73122 | 制造商:PMC 制造商全稱:PMC 功能描述:32 LINK CES/DBCES AAL1 SAR PROCESSOR |
| PM73122-BI | 制造商:PMC 制造商全稱:PMC 功能描述:32 LINK CES/DBCES AAL1 SAR PROCESSOR |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。