
List of Figures
(Continued)
FIGURE 4-1
Connection DiagramDTop View ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà66
FIGURE 4-2
Analog Circuitry Block Diagram àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà69
FIGURE 4-3
TTLDOutput Signals Specification Standardààààààààààààààààààààààààààààààààààààààààààààààààààààààààà70
FIGURE 4-4
TTLDInput Signals Specification Standard àààààààààààààààààààààààààààààààààààààààààààààààààààààààààà70
FIGURE 4-5
CMOSDOutput Signals Specification Standard àààààààààààààààààààààààààààààààààààààààààààààààààààààà70
FIGURE 4-6
CMOSDInput Signals Specification Standard àààààààààààààààààààààààààààààààààààààààààààààààààààààààà70
FIGURE 4-7
Input Hysteresisàààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà70
FIGURE 4-8
Clock Waveforms àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà79
FIGURE 4-9
DRAM Read Bus Cycle ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà79
FIGURE 4-10
DRAM Write Bus Cycle ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà80
FIGURE 4-11
ROM/SRAM Read Bus Cycleàààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà81
FIGURE 4-12
ROM/SRAM Write Bus Cycle (One Wait State)ààààààààààààààààààààààààààààààààààààààààààààààààààààààà82
FIGURE 4-13
I/O Read Bus Cycle àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà83
FIGURE 4-14
I/O Write Bus Cycle àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà83
FIGURE 4-15
DRAM Refresh Bus Cycles àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà84
DMA Read Transaction (DIR
e
0)àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà85
DMA Write Transaction (DIR
e
1)àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà86
Interrupt Signals Timing ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà87
FIGURE 4-16
FIGURE 4-17
FIGURE 4-18
FIGURE 4-19
Sigma-Delta Signals Timingàààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà87
FIGURE 4-20
SBYPS Input Signal Timing àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà87
FIGURE 4-21
Printer Signals Timingààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà88
FIGURE 4-22
Reset Signals Timing ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà88
FIGURE 4-23
Scanner Signals Timing ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà89
FIGURE 4-24
UART Signals Timing ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà90
FIGURE 4-25
MWIRE Signals Timingàààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà90
FIGURE 4-26
Ports Signals Timingàààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà91
FIGURE 4-27
Analog Signals Timing àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà91
List of Tables
TABLE 2-1
CTTL, MCLON and MCLOFF Valuesàààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà12
TABLE 2-2
Component Values ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà15
TABLE 2-3
Interrupt Sources and Priority Levelsàààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà40
TABLE 2-4
DRAM Address Multiplexing ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà46
TABLE 2-5
DRAM Address Sizesààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà46
TABLE 3-1
R, C and L Values àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà53
TABLE 3-2
System Chip Operation Modes and Power Consumptionààààààààààààààààààààààààààààààààààààààààààààààààà53
TABLE A-1
Transmitter Performanceàààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà92
TABLE A-2
Receiver Performance àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà93
5