- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9533 > ISL35822IK (Intersil)IC CLOCK/DATA RECOVERY 192EBGA-B PDF資料下載
參數(shù)資料
| 型號： | ISL35822IK |
| 廠商： | Intersil |
| 文件頁數(shù)： | 29/75頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK/DATA RECOVERY 192EBGA-B |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 類型： | 時鐘和數(shù)據(jù)恢復(fù)（CDR），多路復(fù)用器 |
| PLL： | 無 |
| 輸入： | CML |
| 輸出： | CML，CMOS |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 8:8 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 3.1875Gbps |
| 電源電壓： | 1.425 V ~ 1.575 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 192-EBGA |
| 供應(yīng)商設(shè)備封裝： | 192-EBGA-B（17x17） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當(dāng)前第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁
35
Note (1): Default values depend on setting of LX4/CX4 select LX4_MODE pin. LX4 value is shown first. The value may be overwritten by the Auto-Configure operation
(See “Auto-Configuring Control Registers” on page 16 and Table 92 for details).
Note (1): These bits are latched low on any SIG_DET failure condition detected. They are reset high on being read.
Note (2): These bits are latched high on any LOS condition detected. They are reset low on being read.
Note (1): Default values depend on setting of LX4/CX4 select LX4_MODE pin. LX4 value is shown first. The value may be overwritten by the Auto-Configure operation
(See “Auto-Configuring Control Registers” on page 16 and Table 92 for details).
Note (2): The 0’h LX4 default value, combined with the 00’h pre-emphasis values (see Table 41) allow reduced power consumption in LX4 applications.
Note (1): This reset will NOT cause a reload of the NVR or DOM areas, nor an Auto-Configure operation. It will reset the Byte Sync engine, the Lane Alignment engine,
the FIFO pointers, and the I2C controller. The ISL35822 will (if “normally” configured) transmit ||LF|| local fault signals until Byte Sync and Lane Alignment are
re-established, and any DOM update in progress may be aborted.
Table 43. PMA/PMD EQUALIZATION CONTROL
MDIO REGISTER ADDRESS = 1.49158 (1.C006’h)
BIT
NAME
SETTING
DEFAULT(1)
R/W
DESCRIPTION
1.49158.15:14
Reserved
1.49158.3:0
PMA EQ_COEFF
0’h = no boost in
equalizer.
F’h = boost is maximum
0’h/C’h
R/W
Configuration of the PMA/PMD equalizer
Table 44. PMA SIG_DET AND LOS DETECTOR STATUS REGISTER
MDIO REGISTER ADDRESS = 1.49162 (1.C00A’h)
BIT
NAME
SETTING
DEFAULT
R/W
DESCRIPTION
1.49162.15:8
Reserved
00’b
1.49162.7
SIG_DET_3
1 = CX4 Signal Detect
Asserted
0 = CX4 Signal Detect
Deasserted
1’b
RO/LL(1) Signal Detect for PMA lane 3
1.49162.6
SIG_DET_2
1’b
Signal Detect for PMA lane 2
1.49162.5
SIG_DET_1
1’b
Signal Detect for PMA lane 1
1.49162.4
SIG_DET_0
1’b
Signal Detect for PMA lane 0
1.49162.3
PMA_LOS_3
1 = Signal less than
threshold
0 = Signal greater than
threshold
0’b
RO/LH
(2)
Loss Of Signal for PMA lane 3
1.49162.2
PMA_LOS_2
0’b
Loss Of Signal for PMA lane 2
1.49162.1
PMA_LOS_1
0’b
Loss Of Signal for PMA lane 1
1.49162.0
PMA_LOS_0
0’b
Loss Of Signal for PMA lane 0
Table 45. PMA/PMD MISCELLANEOUS ADJUSTMENT REGISTER
MDIO REGISTER ADDRESS = 1.49163 (1.C00B’h)
BIT
NAME
SETTING
DEFAULT
R/W
DESCRIPTION
1.49163.15:10
Reserved
00’h
1.49163.9:6
Amplitude
Output Control (1)
LX4: 5’h
CX4: 3’h
R/W
1.49163.5:2
LoweredPower
Predriver Control (1,2) LX4: 0’h
CX4: F’h
R/W
Bit 5 is for Lane 3, etc. Values of 0’b reduce
device power consumption.
1.49163.1:0
Reserved
Internal
00’b
R/W
Test Function, do not alter.
Table 46. PMA/PMD/PCS/PHY XS SOFT RESET REGISTER
MDIO REGISTER ADDRESS = [1,3:4].49167 ([1,3:4].C00F’h)
BIT
NAME
SETTING
DEFAULT
R/W
DESCRIPTION
1.49167.15
[3,4].49167.15
SOFT_RESET
Write 1 to initiate.
0’b
R/W SC Reset the entire chip except MDIO register
settings(1)
[1,3:4].49167.14:0
Reserved
ISL35822
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VI-22Y-MX-S | CONVERTER MOD DC/DC 3.3V 49.5W |
| VI-22Y-MW-S | CONVERTER MOD DC/DC 3.3V 66W |
| MS27474E16B55PA | CONN RCPT 55POS JAM NUT W/PINS |
| V24A24M300BF3 | CONVERTER MOD DC/DC 24V 300W |
| D38999/24KC4SA | CONN RCPT 4POS JAM NUT W/SCKT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISL35822LP | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:Octal 2.488Gbps to 3.187Gbps/ Lane Retimer |
| ISL35822LPIK | 功能描述:IC CLOCK/DATA RECOVERY 192EBGA-B RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標(biāo)準(zhǔn)包裝:1,500 系列:- 類型:時鐘緩沖器/驅(qū)動器 PLL:是 主要目的:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 電源電壓:3.3V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應(yīng)商設(shè)備封裝:28-SSOP 包裝:帶卷 (TR) 其它名稱:93786AFT |
| ISL36111 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:11.1Gb/s Lane Extender |
| ISL36111DRZ-EVALZ | 功能描述:EVAL BOARD FOR ISL36111DRZ RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:* 產(chǎn)品培訓(xùn)模塊:Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- 主要目的:電源管理，電池充電器 嵌入式:否 已用 IC / 零件:MAX8903A 主要屬性:1 芯鋰離子電池 次要屬性:狀態(tài) LED 已供物品:板 |
| ISL36111DRZ-T7 | 功能描述:IC EQUALIZER REC 11.1GBPS 16QFN RoHS:是 類別:集成電路 (IC) >> 接口 - 專用 系列:QLx™ 特色產(chǎn)品:NXP - I2C Interface 標(biāo)準(zhǔn)包裝:1 系列:- 應(yīng)用:2 通道 I²C 多路復(fù)用器 接口:I²C，SM 總線 電源電壓:2.3 V ~ 5.5 V 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:剪切帶 (CT) 安裝類型:表面貼裝 產(chǎn)品目錄頁面:825 (CN2011-ZH PDF) 其它名稱:568-1854-1 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。