- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9533 > ISL35822IK (Intersil)IC CLOCK/DATA RECOVERY 192EBGA-B PDF資料下載
參數(shù)資料
| 型號： | ISL35822IK |
| 廠商： | Intersil |
| 文件頁數(shù)： | 25/75頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK/DATA RECOVERY 192EBGA-B |
| 標準包裝： | 90 |
| 類型： | 時鐘和數(shù)據(jù)恢復(fù)（CDR），多路復(fù)用器 |
| PLL： | 無 |
| 輸入： | CML |
| 輸出： | CML，CMOS |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 8:8 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 3.1875Gbps |
| 電源電壓： | 1.425 V ~ 1.575 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 192-EBGA |
| 供應(yīng)商設(shè)備封裝： | 192-EBGA-B（17x17） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當前第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁
31
Note (1): These 1-byte register values are merely copied by the ISL35822 from the I2C address space on RESET (if enabled), on demand, or periodically under the
control of Register 1.A100’h (Table 38).
Note (2): If the ‘Indirect DOM Enable’ bit (Register bit 1.C018’h.2 Table 51) is not set, a four-lane external DOM device is expected to determine the “Farthest out of
range” or “Representative” values for these registers, according to the rules of Note 1 to Table 28 in the XENPAK MSA Rev 3.0 specification. A single one-
lane DOM device system will provide the values from the single DOM device here only. If the ‘Indirect DOM Enable’ bit is set, “Representative” is defined by
Register bits 1.C018’h.1:0 (Table 51), and the values from the specified lane’s DOM are entered here also.
Note (3): If the ‘Indirect DOM Enable’ bit (Register bit 1.C018’h.2 Table 51) is not set, a four-lane external DOM device is expected to provide the Lane-by-Lane data.
For a single one-lane DOM device system these values are 00’h. The Lane-by-Lane data is obtained from the I2C address space via the pointers defined in
Registers 1.C019:C’h (Table 53 & Table 54), if the ‘Indirect DOM Enable’ bit is set (Register 1.C018’h Table 51).
Note (1): This 1-byte register value is merely copied by the ISL35822 from the I2C address space on Power-up or RESET, or on a periodic or on-demand direct DOM
update operation (i.e. with Register bit 1.C018’h.2 Table 51 not set) under the control of Register 1.A100’h (Table 38). The ISL35822 takes no action as a
result of the values copied.
Note (2): Assumes NVR/DOM read succeeds
1.41170:1
1.A0D2:3
210:211
Reserved
RO
MSB:LSB
1.41172:3
1.A0D4:5
212:213
Lane 1 Laser Bias Current(3)
RO
MSB:LSB
1.41174:5
1.A0D6:7
214:215
Lane 1 Laser Output Power(3)
RO
MSB:LSB
1.41176:7
1.A0D8:9
216:217
Lane 1 Receive Optical Power(3)
RO
MSB:LSB
1.41178:83
1.A0DA:F
218:223
Reserved
1.41184:5
1.A0E0:1
224:225
Lane 2 Transceiver Temperature (3)
RO
MSB:LSB
1.41186:7
1.A0E2:3
226:227
Reserved
RO
MSB:LSB
1.41188:9
1.A0E4:5
228:229
Lane 2 Laser Bias Current(3)
RO
MSB:LSB
1.41190:1
1.A0E6:7
230:231
Lane 2 Laser Output Power(3)
RO
MSB:LSB
1.41192:3
1.A0E8:9
232:233
Lane 2 Receive Optical Power(3)
RO
MSB:LSB
1.41194:9
1.A0EA:F
234:239
Reserved
1.41200:1
1.A0F0:1
240:241
Lane 3 Transceiver Temperature (3)
RO
MSB:LSB
1.41202:3
1.A0F2:3
242:243
Reserved
RO
MSB:LSB
1.41204:5
1.A0F4:5
244:245
Lane 3 Laser Bias Current(3)
RO
MSB:LSB
1.41206:7
1.A0F6:7
246:247
Lane 3 Laser Output Power(3)
RO
MSB:LSB
1.41208:9
1.A0F8:9
228:249
Lane 3 Receive Optical Power(3)
RO
MSB:LSB
1.41210:5
1.A0FA:F
250:255
Reserved
Table 33. XENPAK DOM MONITORED A/D VALUES REGISTER COPY (Continued)
MDIO XENPAK/XPAK/X2 DOM REGISTER ADDRESSES = 1.41056:41069 & 1.41152:41215 (1.A060:A06D’h & 1.A0C0:A0FF)
BYTE ADDRESS
MEMORY
ADDRESS
DESCRIPTION(1)
DEFAULT
R/W
DEC
HEX
Table 34. XENPAK OPTIONAL DOM STATUS BITS REGISTER
MDIO REGISTER, ADDRESS = 1.41070 (1.A06E’h)
BIT
NAME
SETTING
DEFAULT
R/W
DESCRIPTION(1)
1.41070.15:1
Reserved
0000’h
1.41070.0
Data_Ready_Bar
1 = Not Ready
0 = Ready
0’b(2)
RO
High during power-up and first
NVR/DOM read. After that set low.
ISL35822
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VI-22Y-MX-S | CONVERTER MOD DC/DC 3.3V 49.5W |
| VI-22Y-MW-S | CONVERTER MOD DC/DC 3.3V 66W |
| MS27474E16B55PA | CONN RCPT 55POS JAM NUT W/PINS |
| V24A24M300BF3 | CONVERTER MOD DC/DC 24V 300W |
| D38999/24KC4SA | CONN RCPT 4POS JAM NUT W/SCKT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISL35822LP | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:Octal 2.488Gbps to 3.187Gbps/ Lane Retimer |
| ISL35822LPIK | 功能描述:IC CLOCK/DATA RECOVERY 192EBGA-B RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:1,500 系列:- 類型:時鐘緩沖器/驅(qū)動器 PLL:是 主要目的:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 電源電壓:3.3V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應(yīng)商設(shè)備封裝:28-SSOP 包裝:帶卷 (TR) 其它名稱:93786AFT |
| ISL36111 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:11.1Gb/s Lane Extender |
| ISL36111DRZ-EVALZ | 功能描述:EVAL BOARD FOR ISL36111DRZ RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:* 產(chǎn)品培訓(xùn)模塊:Obsolescence Mitigation Program 標準包裝:1 系列:- 主要目的:電源管理，電池充電器 嵌入式:否 已用 IC / 零件:MAX8903A 主要屬性:1 芯鋰離子電池 次要屬性:狀態(tài) LED 已供物品:板 |
| ISL36111DRZ-T7 | 功能描述:IC EQUALIZER REC 11.1GBPS 16QFN RoHS:是 類別:集成電路 (IC) >> 接口 - 專用 系列:QLx™ 特色產(chǎn)品:NXP - I2C Interface 標準包裝:1 系列:- 應(yīng)用:2 通道 I²C 多路復(fù)用器 接口:I²C，SM 總線 電源電壓:2.3 V ~ 5.5 V 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:剪切帶 (CT) 安裝類型:表面貼裝 產(chǎn)品目錄頁面:825 (CN2011-ZH PDF) 其它名稱:568-1854-1 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。