- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379205 > IBM25CPC710AB3A100 (IBM Microeletronics) IBM Dual Bridge and Memory Controller(IBM雙橋和存儲器控制器（連接帶同步動態(tài)RAM存儲器的Power PC 60x總線和兩個PCI端口）) PDF資料下載
參數(shù)資料
| 型號： | IBM25CPC710AB3A100 |
| 廠商： | IBM Microeletronics |
| 英文描述： | IBM Dual Bridge and Memory Controller(IBM雙橋和存儲器控制器（連接帶同步動態(tài)RAM存儲器的Power PC 60x總線和兩個PCI端口）) |
| 中文描述： | IBM的雙橋和內(nèi)存控制器（IBM的雙橋和存儲器控制器（連接帶同步動態(tài)RAM的存儲器的Power PC處理器60倍的PCI總線和兩個端口）） |
| 文件頁數(shù)： | 28/224頁 |
| 文件大小： | 3278K |
| 代理商： | IBM25CPC710AB3A100 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當(dāng)前第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁
IBM25CPC710AB3A100
IBM Dual Bridge and Memory Controller
Page 16 of 208
dbamc01_ch2.fm.01
July 13, 2000
2.1 Signal Descriptions
Tri-state driver/receivers interface 3.3 V internal functions with 3.3 V LVTTL off-chip buses. Some receivers
interface 3.3 V internal functions with either 3.3 V LVTTL or 5.0 V TTL off-chip bidirectional buses. All drivers
are 50 ohm, source-terminated. In the following table, "Pull-up" in the Type column indicates an internal pull-
up is built into the device driver/receiver. No additional external device is required.
Table 3: 60x Bus Interface Signals
(Page 1 of 3)
Signal Name
I/O
Type
Description
Address Bus Arbitration Signals
SYS_BR0
SYS_BR1
SYS_BR2
SYS_BR3
SYS_BG0
SYS_BG1
Address Transfer Start Signals
I
5.0V-tolerant
pull-up
Bus Request.
Indicates the device on the 60x bus associated with this signal is
requesting ownership of the address bus.
Note: SYS_BR2 and SYS_BR3 are reserved for future use. They should be tied
to up level (=1).
O
Bus Grant.
Indicates the master associated with this signal may, with proper
qualification, assume mastership of the address bus.
SYS_TS
I/O
Transfer Start.
Output:
Indicates device has started an address tenure and the
address bus and transfer attribute signals are valid. Only
“
address only
operations
”
and
“
snoop operation with programmable TT code
”
are per-
formed.
Input:
Indicates a master on the 60x has started an address tenure and
the address bus and transfer attribute signals are valid. For address
tenures that require a data transfer, this signal also indicates a request
for the data bus.
Address Bus Signals
SYS_ADDR[0:31]
I/O
Pull-up
Address Bus.
Output:
Represents the physical address of a cache operation that
should be snooped by devices on the 60x bus. A[0] is the most signifi-
cant address bit.
Input
: Represents the physical address for the current transaction
(except for the XferData transaction types).
Address Parity.
Output:
Represents one bit of odd parity for each of the four bytes of
the address bus. Odd parity means that an odd number of bits, includ-
ing the parity bit, are driven high. The signal assignments correspond to
the following:
AP[0] - A[0:7] AP[1] - A[8:15]
AP[2] - A[16:23] AP[3] - A[24:31]
Input:
Represents one bit of odd parity for each of the four bytes of the
address bus. A checkstop is generated if bad parity is detected and bit
8 is
‘
1
’
in the error control register.
Configuration.
Indicate the current address tenure is a configuration cycle to
the device associated with this signal. The associated device must respond (if
present) to addresses in the range
‘
FF20 0000
’
through
‘
FF20 1FFF.
’
Other
addresses are responded to as normal.
SYS_ADDRP[0:3]
I/O
Pull-up
SYS_CONFIG0
SYS_CONFIG1
O
Transfer Attribute Signals
SYS_TT[0:4]
I/O
Pull-up
Transfer Type.
Output:
Indicates the type of transfer in progress. The values are pro-
grammable according to the PowerPC type and stored in the ATAS
register.
Input
: Indicates the type of transfer in progress.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IBM3206K0424 | IBM Processor for Network Resources(異步轉(zhuǎn)換模式（ATM）32位微處理器（用于網(wǎng)絡(luò)資源管理）) |
| IBM3209K3114 | IBM Packet Routing Switch Serial Interface Converter(IBM封裝路線選擇開關(guān)串行接口轉(zhuǎn)換器) |
| IBM32NPCXX1EPABBE66 | IBM Processor for Network Resources(異步轉(zhuǎn)換模式（ATM）32位微處理器（用于網(wǎng)絡(luò)資源管理）) |
| IBM39MPEGCS24DPFA16C | High Performance Audio/Video Decoder(高性能音頻/視頻譯碼器) |
| IBM39MPEGCS24PFA16C | High Performance Audio/Video Decoder(高性能音頻/視頻譯碼器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IBM25CPC710BB3B100 | 制造商:IBM 功能描述: |
| IBM25CPC710CF3B133 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:PERIPHERAL (MULTIFUNCTION) CONTROLLER |
| IBM25EB750CLWINHCK00 | 制造商:IBM Microelectronics 功能描述:750CL REF DES KIT - HW & SW - Boxed Product (Development Kits) 制造商:IBM 功能描述:IBM IBM25EB750CLWINHCK00 Development Kits |
| IBM25EB750GXWINHIC00 | 制造商:IBM 功能描述:750GX REF DESIGN KIT, HDW & SOFTWARE - Boxed Product (Development Kits) |
| IBM25EMPPC740DBUB2330 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MICROPROCESSOR|32-BIT|CMOS|BGA|255PIN|CERAMIC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。