- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1916 > DS34S132GN+ (Maxim Integrated Products)IC TDM OVER PACKET 676-BGA PDF資料下載
參數(shù)資料
| 型號： | DS34S132GN+ |
| 廠商： | Maxim Integrated Products |
| 文件頁數(shù)： | 11/194頁 |
| 文件大小： | 0K |
| 描述： | IC TDM OVER PACKET 676-BGA |
| 產(chǎn)品培訓模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標準包裝： | 40 |
| 功能： | TDM-over-Packet（TDMoP） |
| 接口： | TDMoP |
| 電路數(shù)： | 1 |
| 電源電壓： | 1.8V, 3.3V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 676-BGA |
| 供應商設備封裝： | 676-PBGA（27x27） |
| 包裝： | 管件 |
| 其它名稱： | 90-34S13+2N0 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁當前第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁
DS34S132 DATA SHEET
19-4750; Rev 1; 07/11
108 of 194
JB. Field
Name
Addr (A:)
Bit [x:y] Type
Description
G10SRIE. A:02A8h
Group 10 Status Register Interrupt Enable. Default: 0x00.00.00.00
RSVD
[31:8]
Reserved.
JBUIE
[87:80]
[7:0] rwc-_-i3
Jitter Buffer Underrun Interrupt Enable. For z = 0 to 7, the combination of
JB.G10SRL[z] = 1 and JB.G10SRIE[z] = 1, forces G.GSR6[10] = 1.
G11SRIE. A:02ACh
Group 11 Status Register Interrupt Enable. Default: 0x00.00.00.00
RSVD
[31:8]
Reserved.
JBUIE
[95:88]
[7:0] rwc-_-i3
Jitter Buffer Underrun Interrupt Enable. For z = 0 to 7, the combination of
JB.G11SRL[z] = 1 and JB.G11SRIE[z] = 1, forces G.GSR6[11] = 1.
G12SRIE. A:02B0h
Group 12 Status Register Interrupt Enable. Default: 0x00.00.00.00
RSVD
[31:8]
Reserved.
JBUIE
[103:96]
[7:0] rwc-_-i3
Jitter Buffer Underrun Interrupt Enable. For z = 0 to 7, the combination of
JB.G12SRL[z] = 1 and JB.G12SRIE[z] = 1, forces G.GSR6[12] = 1.
G13SRIE. A:02B4h
Group 13 Status Register Interrupt Enable. Default: 0x00.00.00.00
RSVD
[31:8]
Reserved.
JBUIE
[111:104]
[7:0] rwc-_-i3
Jitter Buffer Underrun Interrupt Enable. For z = 0 to 7, the combination of
JB.G13SRL[z] = 1 and JB.G13SRIE[z] = 1, forces G.GSR6[13] = 1.
G14SRIE. A:02B8h
Group 14 Status Register Interrupt Enable. Default: 0x00.00.00.00
RSVD
[31:8]
Reserved.
JBUIE
[119:112]
[7:0] rwc-_-i3
Jitter Buffer Underrun Interrupt Enable. For z = 0 to 7, the combination of
JB.G14SRL[z] = 1 and JB.G14SRIE[z] = 1, forces G.GSR6[14] = 1.
G15SRIE. A:02BCh
Group 15 Status Register Interrupt Enable. Default: 0x00.00.00.00
RSVD
[31:8]
Reserved.
JBUIE
[127:120]
[7:0] rwc-_-i3
Jitter Buffer Underrun Interrupt Enable. For z = 0 to 7, the combination of
JB.G15SRL[z] = 1 and JB.G15SRIE[z] = 1, forces G.GSR6[15] = 1.
G16SRIE. A:02C0h
Group 16 Status Register Interrupt Enable. Default: 0x00.00.00.00
RSVD
[31:8]
Reserved.
JBUIE
[135:128]
[7:0] rwc-_-i3
Jitter Buffer Underrun Interrupt Enable. For z = 0 to 7, the combination of
JB.G16SRL[z] = 1 and JB.G16SRIE[z] = 1, forces G.GSR6[16] = 1.
G17SRIE. A:02C4h
Group 17 Status Register Interrupt Enable. Default: 0x00.00.00.00
RSVD
[31:8]
Reserved.
JBUIE
[143:136]
[7:0] rwc-_-i3
Jitter Buffer Underrun Interrupt Enable. For z = 0 to 7, the combination of
JB.G17SRL[z] = 1 and JB.G17SRIE[z] = 1, forces G.GSR6[17] = 1.
G18SRIE. A:02C8h
Group 18 Status Register Interrupt Enable. Default: 0x00.00.00.00
RSVD
[31:8]
Reserved.
JBUIE
[151:144]
[7:0] rwc-_-i3
Jitter Buffer Underrun Interrupt Enable. For z = 0 to 7, the combination of
JB.G18SRL[z] = 1 and JB.G18SRIE[z] = 1, forces G.GSR6[18] = 1.
G19SRIE. A:02CCh
Group 19 Status Register Interrupt Enable. Default: 0x00.00.00.00
RSVD
[31:8]
Reserved.
JBUIE
[159:152]
[7:0] rwc-_-i3
Jitter Buffer Underrun Interrupt Enable. For z = 0 to 7, the combination of
JB.G19SRL[z] = 1 and JB.G19SRIE[z] = 1, forces G.GSR6[19] = 1.
G20SRIE. A:02D0h
Group 20 Status Register Interrupt Enable. Default: 0x00.00.00.00
RSVD
[31:8]
Reserved.
JBUIE
[167:160]
[7:0] rwc-_-i3
Jitter Buffer Underrun Interrupt Enable. For z = 0 to 7, the combination of
JB.G20SRL[z] = 1 and JB.G20SRIE[z] = 1, forces G.GSR6[20] = 1.
相關PDF資料 |
PDF描述 |
|---|---|
| DS34T102GN+ | IC TDM OVER PACKET 484TEBGA |
| DS3501U+H | IC POT NV 128POS HV 10-USOP |
| DS3502U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3503U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3897MX | IC TXRX BTL TRAPEZIODAL 20-SOIC |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| DS34S132GN+ | 功能描述:通信集成電路 - 若干 32Port TDM-Over-Pack Transport Device RoHS:否 制造商:Maxim Integrated 類型:Transport Devices 封裝 / 箱體:TECSBGA-256 數(shù)據(jù)速率:100 Mbps 電源電壓-最大:1.89 V, 3.465 V 電源電壓-最小:1.71 V, 3.135 V 電源電流:50 mA, 225 mA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝:Tube |
| DS34S132GNA2+ | 功能描述:通信集成電路 - 若干 32Port TDM-Over-Pack Transport Device RoHS:否 制造商:Maxim Integrated 類型:Transport Devices 封裝 / 箱體:TECSBGA-256 數(shù)據(jù)速率:100 Mbps 電源電壓-最大:1.89 V, 3.465 V 電源電壓-最小:1.71 V, 3.135 V 電源電流:50 mA, 225 mA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝:Tube |
| DS34T101 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T101_08 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T101_09 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
發(fā)布緊急采購，3分鐘左右您將得到回復。