參數(shù)資料
型號: AS4LC1M16E5
廠商: Alliance Semiconductor Corporation
英文描述: 3V 1M×16 CMOS DRAM (EDO)(3V 1M×16 CMOS動態(tài)RAM(擴(kuò)展數(shù)據(jù)總線))
中文描述: 3V的100萬× 16個CMOS的DRAM(江戶)(3V的100萬× 16個CMOS動態(tài)隨機(jī)存儲器(擴(kuò)展數(shù)據(jù)總線))
文件頁數(shù): 1/22頁
文件大?。?/td> 577K
代理商: AS4LC1M16E5
Copyright Alliance Semiconductor. All rights reserved.
AS4LC1M16E5
3V 1M×16 CMOS DRAM
(EDO)
AlliAlliance Semiconductor
12/15/00
1
Selection guide
Shaded areas indicate advance information.
Symbol
t
RAC
t
AA
t
CAC
t
OEA
t
RC
t
HPC
I
CC1
I
CC5
-50
50
25
10
10
80
20
140
1.0
-60
60
30
12
12
100
25
120
1.0
Unit
ns
ns
ns
ns
ns
ns
mA
mA
Maximum RAS access time
Maximum column address access time
Maximum CAS access time
Maximum output enable (OE) access time
Minimum read or write cycle time
Minimum hyper page mode cycle time
Maximum operating current
Maximum CMOS standby current
Pin designation
Pin(s)
A0 to A9
RAS
DQ1 to DQ16
OE
WE
UCAS
LCAS
V
CC
V
SS
Description
Address inputs
Row address strobe
Input/output
Output enable
Write enable
Column address strobe, upper byte
Column address strobe, lower byte
Power
Ground
Pin arrangement
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
V
DQ16
DQ15
DQ14
DQ13
V
DQ12
DQ11
DQ10
DQ9
NC
LCAS
UCAS
OE
A9
A8
A7
SOJ
A6
A5
A4
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
Vcc
DQ1
DQ2
DQ3
DQ4
Vcc
DQ5
DQ6
DQ7
DQ8
NC
NC
WE
RAS
NC
NC
A0
A1
A2
A3
Vcc
V
DQ1
DQ2
DQ
3
DQ4
V
DQ5
DQ6
DQ7
DQ8
NC
NC
NC
WE
RAS
NC
NC
A0
A1
A2
A3
V
CC
V
DQ16
DQ15
DQ14
DQ13
V
DQ12
DQ11
DQ10
DQ9
NC
NC
LCAS
UCAS
OE
A9
A8
A7
A6
A5
A4
V
SS
50
49
48
47
46
45
44
43
42
41
40
36
35
34
33
32
31
30
29
28
27
26
1
2
3
4
5
6
7
8
9
10
11
15
16
17
18
19
20
21
22
23
24
25
TSOP II
Features
Organization: 1,048,576 words × 16 bits
High speed
- 50/60 ns RAS access time
- 20/25 ns hyper page cycle time
- 12/15 ns CAS access time
Low power consumption
- Active:
500 mW max (-60)
- Standby: 3.6 mW max, CMOS DQ
Extended data out
1024 refresh cycles, 16 ms refresh interval
- RAS-only or CAS-before-RAS refresh or self-refresh
Read-modify-write
TTL-compatible, three-state DQ
JEDEC standard package and pinout
- 400 mil, 42-pin SOJ
- 400 mil, 44/50-pin TSOP II
3V power supply (AS4LC1M16E5)
5V tolerant I/Os; 5.5V maximum V
IH
Industrial and commercial temperature available
相關(guān)PDF資料
PDF描述
AS4LC1M16S1 3.3V 1M × 16 CMOS Synchronous DRAM(3.3V 1M × 16 CMOS同步動態(tài)RAM)
AS4LC256K16EO 3.3V 256K×16 CMOS DRAM (EDO)(3.3V 256K×16 CMOS動態(tài)RAM(擴(kuò)展數(shù)據(jù)總線))
AS4LC4M16S0 3.3V 4M × 16 CMOS Synchronous DRAM(3.3V 4M × 16 CMOS同步動態(tài)RAM)
AS4LC4M16S0-75TC 3.3V 4Mx16 and 8Mx8 CMOS synchronous DRAM
AS4LC4M16S0-8TC 3.3V 4Mx16 and 8Mx8 CMOS synchronous DRAM
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AS4LC1M16E5-50JC 制造商:未知廠家 制造商全稱:未知廠家 功能描述:3V 1M X 6 CMOS DRAM (EDO)
AS4LC1M16E5-50JI 制造商:未知廠家 制造商全稱:未知廠家 功能描述:3V 1M X 6 CMOS DRAM (EDO)
AS4LC1M16E5-50TC 制造商:未知廠家 制造商全稱:未知廠家 功能描述:3V 1M X 6 CMOS DRAM (EDO)
AS4LC1M16E5-50TI 制造商:未知廠家 制造商全稱:未知廠家 功能描述:3V 1M X 6 CMOS DRAM (EDO)
AS4LC1M16E5-60JC 制造商:未知廠家 制造商全稱:未知廠家 功能描述:3V 1M X 6 CMOS DRAM (EDO)